图像缩放的研究与FPGA设计

针对图像缩放的不同要求,提出一种分步插值图像缩放器结构。对行列在空间上分开,在时间上同步,在开始的K(选择不同的算法K值不同)行行列串行处理,先进行行缩放,再用新生成的像素点进行列操作,K行处理完后,行列并行处理。这种结构使得图像缩放时并行度得到提升,由于行列分开处理使得对于不同要求的场合行列可以采用相同或不同的算法以达到特定的要求。实验表明,该分步式插值电路架构既节省了资源、降低了开销,又提高了图像质量。

一种自适应Catmull-Rom样条图像缩放算法的设计实现

针对基于图像边缘缩放处理导致的图像边缘瑕疵或模糊现象,提出一种边缘自适应Catmull-Rom样条图像缩放插值算法.该算法以相邻4个源像素点构造一段以3次多项式函数为基础,自动选择与目标像素点相适应的像素组进行插值运算.重点描述了该算法应用于图像缩放处理的硬件实现结构,并通过功能仿真.最后,由Sobel边缘检测函数对目标图像进行边缘检测.结果表明,该算法能够获得边缘清晰的真彩色目标图像.

基面为Catmull-Rom几何样条曲面的过渡曲面构造

本文提出了构造基面为（ Ｇ１ ， Ｋ＝ １） ＣａｔｍｕｌｌＲｏｍ 样条曲面的五次（ Ｇ２ 连续） 及三次（ Ｇ１ 连续） 超限插值过渡曲面的方法，