期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种层次式加载BUFFER的时钟网布线
1
作者
李芝燕
潘云鹤
+1 位作者
姚丽红
严晓浪
《电路与系统学报》
CSCD
1999年第2期23-29,共7页
多级时钟树构造是解决时钟布线问题的关键。本文提出一种新的层次式布线策略,它将拓扑生成。绕障碍DME及BUFFER定位同时进行考虑,避免了布线的盲目性,减少了后处理工作。首先,对时钟汇点进行层次式均匀划分,在各个局部区域同时进...
多级时钟树构造是解决时钟布线问题的关键。本文提出一种新的层次式布线策略,它将拓扑生成。绕障碍DME及BUFFER定位同时进行考虑,避免了布线的盲目性,减少了后处理工作。首先,对时钟汇点进行层次式均匀划分,在各个局部区域同时进行时钟子树的拓扑生成和DME嵌入:然后,根据各局部区域的布线情况,平衡各子树的负载和延迟,为各区域分配适当驱动能力的BUFFER。算法中的BUFFER定位是层次式的,有利于减少时钟偏差敏感度。实验表明,与将BUFFER插入作为后处理步骤相比,我们的算法在连线总长、延迟方面取得了明显的改善。
展开更多
关键词
时钟布线
dme
嵌入
buffer
定位
IC
CAD
下载PDF
职称材料
高速多级时钟网布线
被引量:
6
2
作者
李芝燕
严晓浪
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2000年第3期290-297,共8页
提出了一种新的加载缓冲器的时钟布线算法 .该算法根据时钟汇点的分布情况 ,在时钟布线之前对缓冲器进行预先布局 ,并将时钟树的拓扑生成及实体嵌入和层次式的缓冲器布局方法有机结合起来 ,使布线情况充分反映缓冲器对时钟网结构的影响 ...
提出了一种新的加载缓冲器的时钟布线算法 .该算法根据时钟汇点的分布情况 ,在时钟布线之前对缓冲器进行预先布局 ,并将时钟树的拓扑生成及实体嵌入和层次式的缓冲器布局方法有机结合起来 ,使布线情况充分反映缓冲器对时钟网结构的影响 .实验证明 ,与将缓冲器插入和布局作为后处理步骤相比 ,缓冲器预先插入和布局在很大程度上避免了布线的盲目性 ,并能更加有效地实现各时钟子树的延迟和负载的平衡 .
展开更多
关键词
时钟布线
版图设计
VLSI
集成电路
下载PDF
职称材料
题名
一种层次式加载BUFFER的时钟网布线
1
作者
李芝燕
潘云鹤
姚丽红
严晓浪
机构
浙江大学计算机系
杭州电子工业学院CAD所
出处
《电路与系统学报》
CSCD
1999年第2期23-29,共7页
基金
国家"九五"攻关项目资助
文摘
多级时钟树构造是解决时钟布线问题的关键。本文提出一种新的层次式布线策略,它将拓扑生成。绕障碍DME及BUFFER定位同时进行考虑,避免了布线的盲目性,减少了后处理工作。首先,对时钟汇点进行层次式均匀划分,在各个局部区域同时进行时钟子树的拓扑生成和DME嵌入:然后,根据各局部区域的布线情况,平衡各子树的负载和延迟,为各区域分配适当驱动能力的BUFFER。算法中的BUFFER定位是层次式的,有利于减少时钟偏差敏感度。实验表明,与将BUFFER插入作为后处理步骤相比,我们的算法在连线总长、延迟方面取得了明显的改善。
关键词
时钟布线
dme
嵌入
buffer
定位
IC
CAD
Keywords
clock routing
,
dme
(
deferred
merging
embedding
),
buffer insertion
分类号
TN402 [电子电信—微电子学与固体电子学]
TP391.72 [自动化与计算机技术—计算机应用技术]
下载PDF
职称材料
题名
高速多级时钟网布线
被引量:
6
2
作者
李芝燕
严晓浪
机构
浙江大学计算机系
杭州电子工业学院CAD所
出处
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2000年第3期290-297,共8页
基金
国家九五攻关项目!( 95-73 8-0 1 -0 8)
文摘
提出了一种新的加载缓冲器的时钟布线算法 .该算法根据时钟汇点的分布情况 ,在时钟布线之前对缓冲器进行预先布局 ,并将时钟树的拓扑生成及实体嵌入和层次式的缓冲器布局方法有机结合起来 ,使布线情况充分反映缓冲器对时钟网结构的影响 .实验证明 ,与将缓冲器插入和布局作为后处理步骤相比 ,缓冲器预先插入和布局在很大程度上避免了布线的盲目性 ,并能更加有效地实现各时钟子树的延迟和负载的平衡 .
关键词
时钟布线
版图设计
VLSI
集成电路
Keywords
clock routing
,
deferred
merging
embedding
(
dme
),
buffer insertion
分类号
TN405.97 [电子电信—微电子学与固体电子学]
TN402 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种层次式加载BUFFER的时钟网布线
李芝燕
潘云鹤
姚丽红
严晓浪
《电路与系统学报》
CSCD
1999
0
下载PDF
职称材料
2
高速多级时钟网布线
李芝燕
严晓浪
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2000
6
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部