基于不对称正负反馈效应的PQ功率控制并网逆变器稳定性分析

针对弱电网下PQ功率控制并网逆变器的稳定性问题,该文通过构建有功/无功环的小信号控制框图,首次揭示弱电网下PQ功率控制是一种不对称控制的本质,即无功环控制器会在有功和无功控制环中形成不对称的正负反馈环路。同时,基于PQ功率环小信号控制框图的不对称现象,揭示有功/无功环控制器参数变化对并网逆变器稳定性影响存在差异性的机理,指出无功环控制器参数变化对并网系统稳定性的影响程度要明显强于有功环控制器参数变化。在此基础上,借助有功与无功环小信号控制框图中的正负反馈效应,分析并网逆变器稳定性随无功环控制器参数增加而出现先增强后减弱的“拐点”现象。最后,通过仿真与实验验证了该文理论分析的正确性。

基于电流正负反馈环效应的弱电网下并网逆变器稳定性分析

弱电网下直流母线电压外环及电流内环控制给并网逆变器(grid-connected inverters,GCIs)带来的稳定性问题已被广泛关注,然而电压外环和电流内环控制器参数对GCI稳定性影响存在差异性的现象及其机理却尚未得到直观解析。为此,通过构建考虑直流母线电压动态的GCI小信号数学模型,并通过一系列控制框图等效变换,直观揭示了弱电网下电流内环控制器会经过电网阻抗及锁相环在直流母线电压控制环中形成正负反馈环效应的内在机理。同时,基于GCI的阻抗模型以及控制环路中存在的正负反馈环效应,解析了电压外环与电流内环控制器参数变化对GCI稳定性的影响特性。在此分析基础上,指出GCI稳定性对电流内环控制器参数变化更加敏感;而动态调节特性则对电压外环控制器参数变化更加敏感。最后,通过仿真和实验验证了理论分析的正确性。

一种0.2-mV 20-MHz 600-μW比较器

提出了一种低功耗中速高精度比较器。比较器采用3级前置放大器加锁存器的多级结构,应用失调校准技术,用于一个电压2.5 V、速度1 MS/s、精度12位的逐次逼近型A/D转换器。该比较器采用UMC 0.18μm混合模式3.3 V CMOS工艺设计制造。仿真结果表明,在2.5 V电压下,速度可以达到20 MHz,准确比较0.2 mV电压,并能有效校准20 mV输入失调,功耗仅为600μW,版图面积为620μm×190μm。

一种高精度动态CMOS比较器的设计与研制

比较器的设计对于A/D、D/A转换器的精度至关重要。为满足14位高分辨率A/D转换器的需要,设计了一种高精度动态CMOS比较器,采用二级差分比较和一级动态正反馈latch结构实现了高比较精度。预增益和Latch级的应用降低了功耗。设计中充分考虑了工艺离散性和使用环境温度与电源变化的影响,保证了成品率和电路在变化工作环境下性能指标的实现。仿真结果表明,设计的高速动态比较器LSB(Least Significant Bit)为±0.15mV,输入动态范围为VSS^VDD(VSS为地电压,VDD为电源电压),相应于14位比较精度。功耗6.28mW,工作频率3.6MHz。电路用0.6μm双层金属、双层多晶硅CMOS工艺实现。

一种新的单端输入迟滞比较电路

设计了一种结构特殊的迟滞比较器，电路为单端输入，翻转电压以及迟滞电压均由电路内部产生，通过对电路内部的参数调节即可改变翻转电压和迟滞电压的具体值．电路自身具有一个结构简单的电流源产生电路，不需要从外界获取偏置电压、仅由电源供电，因此有很强的独立性．通过0．6μmCMOS工艺来实现，HSpice仿真结果表明：在3V的工作电压下翻转电平可设置在100～240mV之间，迟滞电压能精确到5mV，瞬态响应时间小于1μs．

一种基于内部迟滞比较器的新型RC振荡器

提出并设计了一种新型RC振荡器,采用3.3 V CMOS工艺实现。与传统的基于外部迟滞比较器的原理不同,该RC振荡器巧妙地基于内部正反馈的迟滞比较器设计而成。它具有电路结构简单,芯片面积小,成本低廉的优点,而且可以根据不同的控制信号,工作于高频2.5 MHz或低频135 kHz。仿真结果表明,该电路符合设计指标。

一种CMOS动态闩锁电压比较器的优化设计

提出了一种应用于Pipeline ADC和Sigma-Delta ADC中改进的动态闩锁电压比较器。采用0.35μm CMOS N阱工艺设计,工作于2.5V单电源电压。通过详细的分析和优化,使比较器具有较小的输入失调电压和踢回噪声,仿真结果表明它的输入失调电压分布范围为28.6mV,最高工作频率200MHz、功耗230μW。

一种高速高精度动态比较器

提出了一种应用于逐次逼近模数转换器的高速高精度比较器。该比较器由2级预放大器、1级锁存比较器以及缓冲电路构成。在前置预放大器中采用共源共栅结构、复位和箝位技术,提高了比较器的精度和速度,降低了功耗。在锁存比较器中引入额外的正反馈路径,提高了响应速度,降低了功耗。将锁存比较器输入对管与锁存结构隔离,降低了踢回噪声的影响,提高了比较器的精度。比较器基于SMIC 0.18μm CMOS工艺进行设计与仿真。仿真结果表明,在1.8V电源电压、800MHz时钟下,比较器的精度为50μV,传输延迟为458ps,功耗为432μW,芯片面积仅为0.009mm^2。

高速CMOS钟控比较器的设计

基于预放大锁存理论,设计了一种高速钟控比较器,它包括三个主要部分:预放大器、判断级电路、输出缓冲器。在SMIC 0.18μm CMOS工艺模型和1.8 V电源电压下,采用Hspice对比较器电路进行仿真,结果表明在500 MHz的时钟频率下,精度可达0.3 mV,功耗仅为26.6μW。该电路可以应用在高速Flash ADC电路中。

不同分布距离的软弱夹层对巷道稳定性影响分析

通过FLAC软件模拟了软弱夹层对深部巷道稳定性影响,主要模拟研究顶部分布有软弱夹层的回采巷道的围岩稳定性,总结了软弱夹层分布距离与巷道围岩位移、围岩塑性区及应力的关系,得出了软弱夹层的不同位置对围岩变形、应力影响的一些量化成果。

用于高速高精度流水线ADC的开关电容比较器

在65nm CMOS工艺条件下,设计了一种用于高速高精度流水线ADC的开关电容比较器。采用单电容结构,实现了比较结果的最小化传输延迟。利用正反馈电容将采样网络的实极点调制为复极点,以减小采样传输延迟。用静态锁存器替代高速双尾动态锁存器,以适应正反馈的电容结构。数字驱动部分采用正反馈方式,以提升传输速度。Spectre仿真结果表明,在14位精度下,10GHz带宽比较器的采样网络具有与20GHz带宽MDAC的采样网络相同的传输延迟,从锁存器开始锁存到数字驱动输出的总传输延迟小于50ps。

低踢回噪声锁存比较器的分析与设计

为了减小踢回噪声引起的比较器参考电压的失调,着重对比较器进了分析和优化,设计了一种低踢回噪声锁存比较器,该比较器包含一级前置放大器和动态锁存比较器.锁存比较器采用两个正反馈锁存器和反馈环提高了锁存速度.采用0.6μm Bipolar工艺的Hspice对电路进行了模拟.结果表明,在5.5V电源电压下,比较器的最高工作频率为200 MHz,分辨率在8位,功耗为55μW,可以满足200 MS/s高精度Flash结构模数转换器的需求.

基于数据驱动的激光图像弱小目标定位研究

当前定位方法难以精确实现激光图像弱小目标定位,为此提出了基于数据驱动的激光图像弱小目标定位方法。首先采集弱小目标的激光图像,并进行预处理,抑制一些噪声对弱小目标的激光图像干扰,然后采用数据驱动技术对弱小目标的激光图像进行学习,建立激光图像弱小目标定位模型,最后与测试结果表明,本方法的图像弱小目标定位效果明显优于对经典方法,数据驱动的激光图像弱小目标定位准确率超过94.22%,提升了弱小目标定位的召回率,图像弱小目标定位时间控制在9 s以内,可用于后续的图像弱小目标检测与跟踪。

知觉师生关系与学生学习效能研究——基于自比式响应观点

本文探讨自比式正向回应在知觉师生关系及辅导学生效能中的研究,发现教师在运用自比式正向回应后,知觉师生关系、知觉辅导学生效能感都发生变化,将自比式正向回应运用到教育现场,能够促进师生关系的正向互动,提高学生学习效能。

新型高速低功耗动态比较器

基于预放大锁存理论,提出了一种新型高速低功耗动态比较器。该比较器采用预放大级、动态锁存器及输出缓冲级构成的三级结构,与传统比较器不同,该比较器采用了一种新型动态结构作为输出缓冲级以实现高速低功耗。在CSMC 0.5μm/5 V Si CMOS工艺模型下,采用Hspice对电路进行模拟。结果表明在100 MHz的时钟下,精度可达0.2 mV,功耗仅为1.12 mW。

高速迟滞比较电路研究及实验

本文详细介绍了比较电路工作特点,分析了开环比较电路在高频噪声干扰环境中不稳定工作的原因。为了克服开环比较电路因噪声信号引起的多重触发,噪声环境中的比较电路设计宜引入正反馈采用迟滞比较电路。进而阐述了迟滞比较电路在双、单电源供电条件下的设计原理,并通过电路仿真验证了上述理论。用一个工程实践中的例子从应用角度说明了迟滞比较电路的设计过程,其结果提高了原高速单脉冲激光光电探测系统的稳定性,更有利于与后级数字电路接口。

弱电网下PLL结构引入的不对称正反馈环路对并网逆变器稳定性的影响分析

弱电网下锁相环(phase-locked loop,PLL)结构引入的不对称正反馈机制会恶化并网逆变器(grid-connected inverter,GCI)系统的稳定性。在相同的主电路参数与控制环参数下,通过分别构建dq域与αβ域下GCI控制环路的小信号模型,αβ域下GCI相较于dq域少引入1条PLL正反馈环路。分析比较αβ域下GCI系统的稳定性强于dq域的原因,并对PLL结构引入的不对称正反馈环路在小信号模型中的位置差异性进行解析,揭示不同位置的不对称正反馈环路对GCI稳定性的影响程度与影响机理。最后,通过仿真与实验验证本文所提分析方法的正确性与有效性。

一种中速高精度模拟电压比较器的设计

设计一种中速高精度模拟电压比较器,该比较器采用3级前置放大器加锁存器和数字触发电路的多级结构,应用失调校准技术消除失调,应用共源共栅结构抑制回程噪声干扰;应用数字触发电路获得高性能数字输出信号,设计采用0.35μm 5 V CMOS工艺实现一个输入电压2.5 V、速度1 MS/s、精度12位的逐次逼近型A/D转换器。Hspice仿真结果表明:在5 V供电电压下,速度可达20 MHz,准确比较0.2 mV电压,有效校准20 mV输入失调,功耗约1 mW。

一种应用于高速高精度模数转换器的比较器

提出了一种基于BiCMOS工艺的高速高精度时钟控制比较器.该比较器包含一级预放大器、动态锁存器及时钟控制反相器.预放大器采用正反馈放大技术保证了增益和速度,锁存器采用两个正反馈锁存器和额外的反馈环路提高了锁存的速度.基于3.3V0.35μmBiCMOS工艺进行了设计和仿真,结果表明该比较器可以应用于160MS/s高精度流水线模数转换器.

一种基于迟滞比较器的锯齿波产生电路

介绍一种基于TSMC 0.18μm工艺设计的锯齿波产生电路。传统锯齿波产生电路通常以比较器为核心结构,采用恒流源充放电技术实现。为了获得更快的响应速度,设计了一款利用内部正反馈原理实现的迟滞比较器来取代传统比较器,同时改进架构,得到一种对电源电压变化不敏感,具有较高频率的锯齿波产生电路。最终通过HSpice对电路进行了仿真验证,在常温下锯齿波的频率大约为7.5 MHz;同时当电源电压在2.5~4.5 V内变化时,锯齿波的频率变化不超过0.12 MHz。