基于Cortex-M4处理器的μC/OS-Ⅲ移植分析与实现

介绍了新一代实时操作系统μC/OS-Ⅲ和Cortex-M4处理器,从移植视角出发,系统地分析了μC/OS-Ⅲ的体系结构,详细论述了μC/OS-Ⅲ在基于Cortex-M4内核的STM32F407ZGT6芯片上的移植实现过程。经测试,验证了移植的正确性和稳定性,该移植方法对Cortex-M4构架的其他处理器的移植具有指导意义。

基于Cortex-M4处理器的分布式故障录波装置的研究与设计

提出一种基于Cortex-M4处理器的分布式故障录波装置的设计方案,应用于10 kV或35 kV馈线线路中,动态记录电力系统故障。阐述该装置的基本功能、技术参数、硬件设计原理和软件功能实现。该装置配置灵活,可提高配电网线路故障分析、处理的效率,具有良好的应用前景。

基于RISC V的模块复用SM4密码协处理器的设计

针对当前网络数据量大,同时人们对网络数据保密的重视及需求的提高等问题现状,设计并实现了基于蜂鸟E203开源RISC V处理器的SM4密码协处理器。以蜂鸟E203 MCU平台为基础,通过5条自定义扩展指令在蜂鸟E203上扩展了SM4密码协处理器,用户可通过在软件端编写程序代码调用协处理器核进行数据的加解密,与无扩展指令相比,其吞吐率可达153.75倍。同时研究SM4加解密算法,针对密钥扩展和加解密部分重复的算法采用模块复用实现,以减小电路面积。在UMC 28 nm工艺下,SM4加密核综合后面积为7098.8μm^(2),时钟频率最高可达200 MHz,数据吞吐率可达775.758 Mbit/s。SM4协处理器在时钟频率为100 MHz下数据吞吐率可达150.588 Mbit/s。

基于FT2000/4处理器的健康管理硬件设计

航电计算机是为航空飞行器提供数据处理能力的重要系统设备。为在满足计算机中硬件电子产品快速批量化生产要求的同时保证其质量,以航电计算机数据处理单元中FT2000/4处理器为背景,提出一种针对FT2000/4处理器及其周边资源的健康管理设计方法。通过该设计方法可以在调试和排故时快速实现故障定位和故障隔离,从而降低产品在技术管理方面的复杂度,快速实现产品技术状态阶段转变,为实现批量化生产提供支持。同时还可以降低后期维护成本,节省大量的人力物力。

基于Cortex-M4处理器的带振动监测的直流电机控制系统设计

文章叙述了一种基于Cortex-M4处理器的带振动监测的直流电机控制系统的软硬件设计。该系统以Cortex-M4处理器内核的STM32F407为主控芯片,电机驱动电路采用高效的4N MOS驱动方案,转速反馈采用光电编码器,附加陀螺仪传感器监测电机振动,软件上采用PID算法进行精确转速控制。系统控制精确,误差为1r/min,且反应迅速,速度改变平滑,有振动保护功能,有较高的实用性。

JDS-4型臭氧水处理器对水消毒效果的试验观察

ＪＤＳ－４型臭氧水处理器以电晕放电产生臭氧，采用射流原理使臭氧溶于流过的水中。为了解其对水的消毒效果，对水中臭氧含量与细菌数进行了检测。结果，水温１５．５℃的蒸馏水以２、３、４ Ｌ／ｍｉｎ的流量通过该处理器后，水中臭氧平均含量分别为１．３４、０．７７、０．５８ｍｇ／Ｌ；以≤３Ｌ／ｍｉｎ流量通过该处理器后继续作用５ｍｉｎ，对水中自然菌的杀灭率达１００％。人工污染大肠杆菌的蒸馏水以≤４ Ｌ／ｍｉｎ流量通过该处理器后继续作用２．５ｍｉｎ，对大肠杆菌杀灭率为１００％。

基于网络处理器平台的高性能IPv4/IPv6转换网关的设计

网络地址/端口/协议转换(NAPT-PT)是在IPv4向IPv6过渡阶段实现纯IPv4和纯IPv6节点间互通的一种机制.如何提升IPv4/IPv6转换的性能是关键.本文给出了在IntelIXP1200评估板上通过采用硬件流水线技术实现的高性能转换网关系统设计.通过与PC机上运行的NAT-PT软件进行性能对比测试,结果说明基于网络处理器平台实现的NAPT-PT性能明显地优于PC上运行的NAT-PT的实现.

ARMv4指令集嵌入式微处理器设计

针对当前采用ARMv4指令集的嵌入式微处理器使用冯·诺依曼结构,数据和指令共用一条总线导致数据吞吐量降低的问题,设计了一款新架构微处理器。首先,采用哈佛结构独立的数据总线和指令总线,数据带宽提升一倍;其次,采用单周期32位乘法器,其计算速度是目前嵌入式乘法器计算速度的2倍;此外,利用资源共享,一个乘加器完成6种不同乘法和乘加指令,一个逻辑左移寄存器完成逻辑左移、逻辑右移、算术右移、循环右移4种功能。整个工程在Altera EP4CE30 FPGA芯片上进行物理验证。实验结果表明,通过改进,设计的嵌入式微处理器性能有所提升。

基于Cortex-M4的CNTR/CTRU密钥封装高效实现

量子计算技术的迅猛发展对现有的公钥密码体制造成了极大的威胁,为了抵抗量子计算的攻击,后量子密码成为当前密码学界的研究热点.目前,物联网的安全问题备受关注,ARM Cortex-M4作为低功耗嵌入式处理器,被广泛应用于物联网设备中,在其上部署后量子密码算法将为物联网设备的安全提供更加可靠的保障.CNTR和CTRU是我国学者提出的NTRU格基密钥封装方案,相比于基于LWE技术路线的格基密钥封装方案在安全性和其他性能上具有综合优势,并在我国密标委得到立项.本文工作首次在ARM Cortex-M4平台上高效紧凑地实现了CNTR和CTRU方案,充分利用单指令多数据(Single Instruction Multiple Data,SIMD)指令,调整运算结构和指令安排,优化核心的多项式运算,从而在算法实现速度和堆栈空间上进行全面优化升级.本文主要工作如下:本文首次在ARM Cortex-M4上实现耗时模块多项式中心二项分布采样,采样速度提升32.49%;使用混合基数论变换(Number Theoretic Transform,NTT)加速非NTT友好多项式乘法运算,充分利用浮点单元(Floating-Point Unit,FPU)寄存器,在NTT实现中采用层融合技术,最大化减少加载和存储等耗时指令使用,使得正向NTT和逆向NTT的速度分别提升84.24%、81.15%;通过NTT过程系数范围分析进行延迟约减,进而减少约减次数,并使用改进的Barrett约减和Montgomery约减技术实现降低约减汇编指令条数;使用循环展开技术实现多项式求逆,优化多项式求逆这一耗时过程,速度优化率为68.85%;针对解密过程中的非NTT友好素数模数多项式环乘法,采用多模数NTT和中国剩余定理(Chinese Remainder Theorem,CRT)结合的方法进行加速,完成解密过程96.26%的速度提升;使用空间复用的方法优化堆栈空间,CNTR和CTRU的堆栈空间分别减少了29.86%、28.17%.实验结果表明:提出的优化技术大幅提升了算法实现效率,与C参考实现相比,CNTR和CTRU的整体速度优化率分别为85.54%、85.56%.与其他格基密钥封装方案最新ARM Cortex-M4实现相比,本文的优化实现在速度、空间和安全性上具有综合性的优势.

Pentium4处理器微体系结构分析

描述了IntelPentium4的NetBurst微体系结构 ,着重分析其内部实现的细节。回顾了Intel处理器的设计 ,分析了NetBurst微体系结构 ,再结合其内部功能单元 ,分析了其指令流水的过程 ,最后 。

分布式S4系统处理器间通信的设计与实现

本文首先在简单分析了分布式应用中影响网络通信延迟两个因素基础上，提出了分布式Ｓ４系统中处理器间智能化通信代理实现策略及实现技术．

IXP4××处理器在家庭网关中的应用

本文首先较为详细的对Intel公司IXP4××网络处理器的结构和各自的特点进行了分析,随后在IXDP4 2 5评估板上进行Linux开发,给出了一个过程示例,最后提出了用IKE在其上建立一个家庭-企业VPN的方案。

利用微处理器实现MPEG-4视频解码

在分析ARMITDMI结构基础上,详细阐述了如何对微处理器ARM7TDMI进行优化以实现MPEG4视频解码,并给出了实验结果。

基于多核处理器的安全固态硬盘实现技术

固态硬盘(Solid State Disk,SSD)主要由硬盘控制芯片和存储芯片构成,利用传统的NAND Flash特性,以区块写入和擦除的方式进行读写。基于闪存颗粒的固态硬盘具有功耗低、体积小、性能快、稳定性好等特点,广泛用于各类型移动作业领域。出于对数据存储领域存在的各种安全问题现状的考虑,提出并实现了一种基于多核处理器盘控芯片的固态硬盘全盘加密存储、安全启动新技术,该技术使用国密SM2、SM3、SM4算法,与整机BIOS弱耦合,采用安全配置管理工具进行管控,具有安全性强、自主可控、可扩展性强等优点,具有很好的市场前景。

FPGA实现的基4FFT处理器高效排序算法研究

在FFT处理器的设计中,蝶形处理部件是关系整个处理器运行速度与资源的核心部分。对于1 0 2 4点的FFT复数浮点运算,本文旨在提出一种高效的基4排序算法,该算法基于按时间抽取的基4FFT,结合了流水线和并行方式的特点,利用4个循环序列进行时序控制,用3个实数乘法器实现基4蝶形的3次复数乘法,相对于传统的基4FFT算法可以节省75 %的乘法器逻辑资源。实验结果表明,用该算法设计的1 0 2 4点复数基4FFT处理器在1 0 0 MHz的主时钟频率下运算速度为5 1 .2 9μs,满足了FFT运算的高速实时性要求。由于该排序思想可以较方便地扩展到基8或基1 6,但不增加进行一次基本蝶算的时钟周期数,依然是4个,故对于高基数将具有更高的效率。

基于异构处理器的新能源汽车车载终端的研究与设计

基于异构处理器STM32MP157设计新能源汽车车载终端,并搭载4G无线网络模块,实现数据的远程无线传输。文中异构处理器核心按功能定义可划分为实时核心和应用核心。其中,实时核心的主要功能是采集控制器局域网总线(controller area network,CAN)网络上的原始CAN报文数据,应用核心主要负责CAN报文的解析和上传工作,实时核心和应用核心之间通过处理器内部核间通信控制器、硬件信号量及共享内存等硬件外设实现不同核心之间的数据同步和交换。利用设计的新能源汽车车载终端,可实现对新能源汽车整车生命周期的管理和监控。

一“芯”二用——英特尔3.06GHz P4处理器

我们知道,DOS是一个“单用户、单任务”的操作系统,在DOS下,CPU执行的指令永远来自同一个任务/线程,因此那时候CPU并不需要具备同时处理多个任务和线程的能力。进入Windows时代之后,操作系统已经可以同时处理多个任务和线程,然而CPU却依然停留在单用户、单任务的水平,对系统交付给它的任务只能交错执行,当一个任务霸占CPU资源的时候,我们只能无助地等待它执行完毕再处理下一个任务。不过这一切已经改变了,2002年11月13日,英特尔公司在全球同步发行支持超线程技术的P4处理器,它应用0.13微米铜布线工艺,开发代号“Northwood”,起跳频率3.06GHz,拥有12kB—级追踪缓存和8kB一级数据缓存、512kB的二级缓存,具备增强的浮点/多媒体单元、高级传输高速缓存、指令跟踪高速缓存、

CEVA推出业界首款面向软件无线电的向量处理器 DSP内核进军4G市场

硅产品知识产权（SIP）平台解决方案和数字信号处理器（DSP）内核授权厂商CEVA公司于11月11日宣布,推出业界首款用于4G无线基础设施应用的高性能向量DSP内核CEVA-XC323。CEVA-XC323内核结合了传统的DSP功能和先进的向量处理单元,