一种基于CRC32编码的PE可执行文件加密方法

在深入研究CRC编码原理和分析PE可执行文件格式的基础上,提出一种基于CRC32编码的PE可执行文件加密方法.实践证明该加密方法具有较好的安全强度.

深亚微米并行CRC32编码芯片的设计和实现

在分析CRC编码算法的基础上,从传统的串行编码算法着手,推导出适合高速通信的并行算法,通过FPGA(现场可编程门阵列)验证确保算法代码的逻辑功能正确;采用中芯国际simc18(180nm工艺库)实现了并行CRC32编码芯片的设计.该设计具有编码速度快、占用资源少、低功耗、易于量产等优点.

基于Wishbone总线的CRC32 IP核的设计

针对基于异或阵列实现的8bit CRC32硬件计算模块资源占用大、实测计算效率低的问题,设计了表格驱动的32bit CRC32硬件计算模块,并封装为wishbone总线接口的IP核,该IP核在Altera FPGA上实测计算效率是快速软件算法的15倍。

基于SATA接口的并行CRC32算法研究

在CRC校验基本原理及传统串行运算的基础上,介绍了一种快速并行CRC32算法,该算法运算简单、易于硬件实现。与SATA协议结合,设计了基于SATA接口的CRC32数据校验处理模块,该模块处理速度快、输出延时小,能够达到SATA接口实时处理的要求。最后,通过Quartus II开发平台及VHDL硬件描述语言,对SATA协议中帧结构传出的数据进行了仿真,验证了此算法的正确性及优越性。

基于SATAⅡ协议的CRC32并行算法的研究

在介绍CRC校验原理和传统CRC32串行比特算法的基础上,由串行比特型算法推导出一种CRC32并行算法。并结合SATAⅡ协议的要求,完成了SATAⅡ主控制器设计中CRC生成与校验模块的设计。最后通过在ISE平台上编写Verilog硬件描述语言,对SATA协议中帧结构数据进行仿真,验证该CRC32并行算法能够满足SATA接口实时处理的要求。

基于FPGA的CRC32校验查找表算法的设计

循环冗余码校验CRC广泛应用于数字通信和数据存储的数据检错。CRC校验分为串行方式校验、并行方式校验。串行方式校验采用串行移位寄存器,每1个clk计算1bit,处理速度慢。并行方式采用查找表算法,处理速度快。本文介绍了CRC32校验算法的FPGA实现方法,并通过Modelsim仿真,验证了算法的可行性和正确性。

修改时间戳 破解CRC32算法

我们知道，CRC32算法的大致过程是寄存器右移一字节．移出的字节与要校验的数据进行异或运算．得到的值查表．获得一个新的值，然后把这个新值与寄存器中的值再进行一遍异或，得到的结果就是CRC32算法。这里说明一点，CRC32是属于Hash算法．而Hash算法是不可逆的，因此一般不用于加密，而是数字签名或者完整性校验。鉴于篇幅，CRC32的算法源代码不再给出．大家可以看随文提供的代码。

面向编辑过程还原的勒索病毒删除文档重组方法

勒索病毒会加密用户主机内全部办公文档,覆盖删除原始数据,在无解密秘钥情况下,很难还原文档内容.针对上述问题,提出一种基于编辑过程还原的勒索病毒删除文档重组方法,通过扫描磁盘空闲存储空间,根据ZIP标志位和修改时间字段识别全部办公文档编辑过程痕迹分片,再利用目录项特征值匹配方法识别、重组电子文档数据块,对分片边界位置识别错误数据块,利用CRC32校验技术探测正确的块分界位置,进而修正识别错误数据块.实验结果表明,在主机感染勒索病毒情况下,该方法可准确识别、恢复2007以上版本Office电子文档编辑痕迹数据分片,重组原始文档内容.

基于ZigBee协议OTA技术的改进方法研究

选择TI的Zstack作为研究基础,在ZigBee的OTA技术基础上做了一定的改进,设计出一种多点并发、可靠、高效、低能耗的无线下载解决方案。采用数据压缩技术实现对固件代码数据的压缩处理,提高了该方案的性能,并在基于CC2530传感节点上做了具体的实现。该方案成功地应用于一个具有200多个传感节点的ZigBee网络中,方案的可靠性及稳定性得到了验证。

恢复GPT分区的研究与实现

GPT分区是目前硬盘普遍使用的一种分区形式,克服了MBR对分区管理不能超过2.2 TB的缺点。但是由于用户误操作、计算机病毒破坏、突然掉电等因素的影响,使得GPT分区被破坏的情况时有发生,从而导致存储在硬盘中的数据丢失。针对这一情况,该文以Windows 7为平台,WinHex15.08为分析工具,虚拟硬盘为实验对象,提出了重建GPT分区的基本思路、方法与步骤,以解决GPT分区被破坏后难以恢复的技术问题。通过保护MBR模板恢复保护MBR,通过GPT分区表模板来恢复GPT分区表及GPT分区表备份;通过GPT头模板恢复GPT头;通过GPT头备份模板恢复GPT头备份。实验结果表明:当GPT分区被破坏后,计算GPT头、GPT头备份和GPT分区表中的相关参数,通过GPT模板并修改GPT头、GPT分区表和GPT头备份中的相关参数便可成功恢复GPT分区,从而完整恢复各逻辑盘中的全部数据。

Windows软件自免疫系统设计

提出一种针对 Windows软件文件型病毒的新的解决方案 .该方案有别于杀毒软件的杀毒机制 ,而是依靠程序自身进行的 CRC32位校验、辅助线程等代码的监视功能来防止病毒的植入 .当 Windows软件受到非法攻击而出错时 ,自免疫系统的自动修复代码将根据 CRC校验的结果 ,立即自动修复或恢复被攻击的软件 ;本系统在一定程度上还可对抗他人的调试分析 ,达到自免疫的目的 .

基于散列表的防冲突网络流量监测器设计

为了有效监测网络流量,及时发现网络流量的应用、攻击等异常情况,基于流的高速网络流量监测器采用散列表处理分组,利用散列函数将流量关键字映射为散列值。使用散列表的优势是其恒定的查找时间O(1)。本文在分析了基于散列的网络流量监测机制的基础上提出两种简单散列方法,通过设置网络攻击实验,证实攻击者可利用散列函数创建散列冲突攻击,从而造成大量数据包丢失。最后,在此基础上提出一个改进的散列函数,研究表明该方法具有较好的执行效率和极快的监测速度,能够达到对网络流量的有效监控。

MPEG-2传输流复用器中编码模型的研究

提出了符合MPEG-2国际标准中PSI分段的CRC-32的编码模型,进行了理论推导并在MPEG-2传输流复用器中验证了其正确性。

基于FPGA的万兆以太网实现

根据IEEE802．3ae协议标准，分析万兆以太网的功能结构和特点，改进了万兆以太网的实现方案，提高了模块的灵活性和普适性。基于FPGA的可裁剪方案分为接收和发送两部分，能实现发送数据的检测、填充、CRC添加、以太封包、成帧以及接收数据的协议解析、解包、CRC校验、缓冲等功能。在Xilinx的XC5VSX95T器件中进行的功能与性能测试结果表明，该模块完全能够满足实际应用需求。

简易型分布式图片存储的设计与实现

本文在．net环境下，以C#语言来实现分布式图片存储，在不增加投入的情况下，提高用户对网站的访问速度。以crc32算法为核心，较为全面的讨论了分布式图片存储的实现过程，并给出了算法。

宽量程高速γ探测数据采集系统设计

介绍了宽量程高速7探测数据采集系统的设计,该系统采用碘化钠晶体和光电倍增管构建的7探测器,负高压供电工作模式。在低辐射场时对脉冲进行计数,高辐射场则以检测脉冲占空比(PWM)技术纠正脉冲重叠的计数漏失。以内置硬件定时器和计数器的高速单片机对探测数据进行处理并通过UART接口向上位机发送数据。测试结果表明:在极低辐射场中,探测器具有极高的灵敏度;在周围剂量当量率不超过312μSv/h(^(137)CS)的辐射场中,探测器可用于准确测M辐射场强度;在周围剂最当量率高于312pSv/h(^(137)Cs)的辐射场中,探测器基PWM方法能够对现场态势给出正确的判断。

基于FPGA实现快速查找CAM缓存设计

随着当代通信的大力发展,通信场景更加广泛,对通信网络中的要求越来越高,对路由等设备的需求加大,CAM表高速查找的特性可以适用更多场景。本文阐述CAM缓存器(Content Addressable Memory)的应用场景,阐述了传统的CAM设计原理与性能优缺点,提供了新的CAM缓存器的设计方案,基于CRC32算法原理的基础上,将传统缓存RAM与CRC32原理相结合,将CRC32算法作为编码算法,将编码后的算法,做数据处理,将处理后的数据当作数据RAM和冲突RAM的地址,那么每一个数据和它随对应的地址都有一种算法关系,进行查找数据的时候,最快一个周期就可以实现查找,所以在此方案下可以实现高性能的CAM查找表。

基于FPGA的激光通信数据模拟器

随着空间激光通信技术的发展,作为空间激光通信系统检测的必备辅助工具之一激光通信数据模拟器也开始受到人们关注。笔者基于FPGA开发平台,以FPGA为控制核心,由PC机通过RS422通信模块控制系统工作状态,采用RockI/O硬核产生1.6 Gb/s的高速激光数据,采用FPGA对数据发生器产生的数据进行CRC编码和8B/10B编码,经过并串转换后模拟输出100 Mb/s的中速激光数据,最后采用光电转换模块将其转换为激光信号在空间传播,激光通信接收端经过光电转换,串并转换等数据处理,同时将接收数据转发给PC机进行存储分析,完成激光通信的测试。

一种高速FPGA配置电路设计

针对当前FPGA芯片编程下载(配置)电路结构上的不足导致位流下载回读吞吐率较低问题,设计了一种流水线编程下载电路结构,将位流下载分两级流水线并行实施,第一级通过快速解析位流的指令集实现数据包的分拆,第二级将解析出的数据包送达内部编程点相应的字线与位线.采用与电路结构兼容的32位并行CRC32技术校验下载位流,以增强位流下载可靠性,并采用帧ECC电路对回读位流进行单比特纠错与多比特检错(SECDED).验证结果表明,该设计在内部振荡器频率为150MHz的情况下外部配置端口的最高吞吐率为3 680Mbps,在内部振荡器频率为200MHz的情况下最高吞吐率为4 896Mbps.