0.6μm CMOS静态分频器电路设计

分频器目前已经广泛用于光纤通信系统和无线通信系统 ,本文提出了一个利用 0 .6 μm CM OS工艺实现的 1∶ 2静态分频器设计方法。在设计高速分频电路时 ,由于源极耦合逻辑电路比传统的 CMOS静态逻辑电路具有更高的速度 ,所以我们采用了源极耦合逻辑电路来实现 D触发器的设计 ,并用 Smart Spice进行了仿真。测试结果表明 ,当电源电压为 5.0 V,输入信号峰峰值为 1 .6 V时 ,电路可以工作在 580 MHz,功耗为 1 2 m W。本文提出的电路适用于 SDH STM- 1 /4的光纤通信系统。