一种用于数字D类功放的伪自然采样算法

该文针对均匀采样脉冲宽度调制(UPWM)型数字D类功放,提出了一种新的伪自然采样算法以校正其在开关信号调制时产生的谐波失真。该算法融合了三阶和一阶拉格朗日插值法,并结合伪自然采样点位置判断法而形成,可在计算复杂度较低的同时,达到较好的谐波失真校正效果。该文使用FPGA搭建了一个基于该算法以及其它同类算法的开关信号调制器测试系统。测试结果表明,相比同类算法,该算法基本消除了谐波失真且硬件消耗适中,显示了更大的优越性。

数字音频D类功放电源误差校正方法研究

为了实时校正供电电源噪声引起的数字音频D类功放输出误差,提出一种基于FPGA的电源误差校正方法。使用高精度ADC芯片将电源纹波信号转化为数字量后送入FPGA,校正模块根据电源纹波的大小对数字音频D类功放Sigma-Delta调制器输入值进行预校正处理,从而实现在功放输出端有效的抑制电源噪声。经过实际电路测试,该方法可以有效的抑制电源噪声对数字音频D类功放的影响,电源抑制比达到36.78 dB。

用于数字D类音频功放的伪自然采样算法综述

伪自然采样方法是对数字D类音频功放中均匀采样脉冲宽度调制(Uniform-sampling Pulse Width Modulation,UPWM)失真校正的主流方法。近年来,如何使伪自然采样算法在校正谐波失真的同时降低算法的计算复杂度成为研究重点。首先介绍了伪自然采样方法的谐波失真校正原理,然后从UPWM面临的问题出发分别描述和分析了近年来涌现的各种伪自然采样算法的原理及其存在的问题,最后从谐波失真校正效果和计算复杂度方面比较和综合评价了不同伪自然采样算法,并展望了伪自然采样算法未来需要进一步研究的方向。

基于氮化镓的数字D类功放电路设计与实现

本文介绍一种基于氮化镓芯片设计的数字D类功放电路。通过使用开关速度快、寄生参数小、电气性能优越的氮化镓作为功率器件,设计一个数字D类功放电路,放大信号功率,用于检测轨道上是否有列车占用的信息。实验结果表明,高频载波通过功放器将信号功率放大,再通过LC低通滤波,输出低频解调信号,实测解调信号失真度小于-60d B,验证了该数字D类功放电路设计的可行性。

高效率、高线性数字功放开发与研究

本文所论述的数字功放技术用于实现一种高效率,高线性、小体积的D类数字功放,其应用领域为专业数字功放系统,它包含四个组成部分:输入级,放大级,输出级和误差效正系统。本数字功放技术采用了NPWM调制技术,高效率H桥,VFC2反馈控制技术等先进技术,样机最大输出功率1000W,失真度0.08%,信噪比115dBV。技术水平与国外同类产品相当。

一种改进的数字PWM发生器非线性误差预校正方法

针对数字D类功放中数字脉冲宽度调制(pulse width modulation,PWM)发生器本身含有的非线性,提出一种改进的数字PWM发生器非线性误差预校正方法。该方法利用∑-Δ调制器特性对原方法校正因子的计算公式进行改进,使其可在校正数字PWM发生器产生的非线性误差的同时,解决了原方法由于对∑-Δ调制器加入的校正因子能量往往过大导致积分器输出饱和甚至振荡从而造成系统性能下降的问题。在所提方法基础上设计了一个数字D类音频功放系统,实验结果表明使用该方法得到的校正因子能量远小于使用原有数字PWM发生器非线性误差预校正方法得到的校正因子能量,且基本消除了数字PWM发生器产生的非线性误差。