应用于AMOLED源极驱动的高精度DAC设计

针对OLED显示面板更高分辨率、更高精度的需求,本文提出了一种应用于高分辨率AMOLED源极驱动的高精度10bit DAC结构。设计的DAC由6bit的GAMMA校正电阻串DAC及4bit的基于尾电流源插值的输出缓冲器级联构成,达到高精度的同时占用较小的芯片面积。为进一步提高AMOLED驱动的灰阶电压精度,增加了一个DAC斜率可编程单元对线性DAC输出曲线进行进一步调节,以更好地拟合AMOLED显示屏所需的灰阶-电压曲线,此外,输出缓冲器采用尾电流源插值的方法来实现高精度的第二级DAC。在UMC 80nm CMOS工艺下,仿真结果表明设计的DAC的最大INL和DNL分别为0.47LSB、0.24LSB。在10kΩ电阻及30pF电容负载下,DAC电压从最低灰阶到最高灰阶的建立时间为3.38μs。驱动电路可以快速、精确地将图像数据转换为建立在像素电路上的电压,满足分辨率为1080×2 160驱动芯片的应用需求。

PWM模拟DAC的关键参数分析

PWM模拟DAC技术由于其价格便宜、技术简单在低成本嵌入式系统中应用广泛,然而其性能指标却无法与集成的DAC相比。建模讨论了影响PWM模拟实现DAC系统的性能的主要因素。仿真发现,滤波器环节对于PWM模拟DAC的性能参数是至关重要的,在不考虑PWM的位数限制时,滤波级数越高DAC精度越高,然而DAC的建立时间也会显著增加。分析发现,这两个主要参数分别取决于滤波系统对于高频成分的频率响应和对于直流分量的阶跃响应。具体应用中应该权衡DAC精度和转换速度,以确保应用PWM模拟DAC可以满足具体应用需求。

一种应用于AMOLED显示驱动芯片的伽马校正电路

基于UMC80nm工艺,本文采用非线性数据变换结合线性DAC的结构,设计了一种应用于1080 p分辨率AMOLED显示驱动的伽马校正电路.其中,非线性变换电路采用分段线性拟合的方法设计;DAC位宽设计为11 bit,采用“6+5”两级结构;第一级为阻值相等的电阻串组成的6 bit二进制加权DAC,第二级DAC设计为class-AB输出的插值运放结构,不仅作为11 bit DAC一部分,还用于驱动R、G、B像素电路,节省了芯片面积.对电路进行Spectre仿真,非线性数据转换误差为0.77%,11 bit DAC的INL最大为+0.33LSB/-0.51LSB,DNL最大为+0.24LSB/-0.16LSB,整体伽马校正电路的误差为0.96%,满足1080 p分辨率AMOLED驱动芯片的需求,具有一定的应用价值.

智能电网中分布式无线通信系统的需求响应误差成本和能量效率分析

针对无线通信的能量效率和需求响应误差成本严重影响系统的运行成本,提出一种基于超密集组网结构的无线通信网络,在提升智能电网需求响应管理效率的同时,减少系统的运行成本。首先采用大规模天线的中心基站,保证智能电网需求响应的通信稳定性,然后通过低精度模数转换/数模转换(analog to digital conversions/digital to analog conversions,ADCs/DACs)提高通信系统的能量效率,同时中心基站采用全双工工作模式,进一步降低通信时延。仿真结果表明,在保障需求响应误差成本的前提下,低精度ADCs/DACs可以有效地提升通信网络的能量效率,以降低通信网络的运行成本。