期刊文献+
共找到4篇文章
< 1 >
每页显示 20 50 100
基于DAC阵列的光交叉芯片控制驱动系统
1
作者 欧阳傲奇 吕昕雨 +5 位作者 许馨如 曾国宴 尹悦鑫 李丰军 张大明 郜峰利 《吉林大学学报(信息科学版)》 CAS 2024年第2期232-241,共10页
为标定光交叉芯片驱动电压,控制光交叉芯片实现光路由功能,提出并搭建了基于多通道DAC(Digital to Analog Converter)阵列的控制驱动电路系统。系统主要由控制系统模块、多路驱动电路模块及上位机控制模块构成。控制电路和驱动电路具有... 为标定光交叉芯片驱动电压,控制光交叉芯片实现光路由功能,提出并搭建了基于多通道DAC(Digital to Analog Converter)阵列的控制驱动电路系统。系统主要由控制系统模块、多路驱动电路模块及上位机控制模块构成。控制电路和驱动电路具有调校简单、可双极性输出、输出路数多、加电精确度较高的特点,解决了当前驱动电路工作繁琐、加电极性单一、加电路数少、精度差的问题。上位机控制模块除了可控制驱动电路施加控制电压外,还可接收来自数据采集装置采集到的光功率信号作为控制驱动系统的反馈信号。通过分析控制电压与光功率之间的关系,可得到最佳的光交叉芯片控制驱动电压。系统测试实验结果表明,该系统能提供高精确度的双极性驱动电压,有效地对光交叉芯片进行驱动。可在较短的时间内标定出光开关的控制电压,完全可以满足有源光交叉芯片控制中对驱动电压的需求。该系统在光交叉芯片控制方面具有一定的应用价值。 展开更多
关键词 光交叉芯片 dac阵列 双极性电压 电路系统 反馈控制
下载PDF
应用于SAR ADC的高能效电容阵列DAC 被引量:4
2
作者 胡云峰 李斌 吴朝晖 《华南理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2015年第9期47-53,66,共8页
电容阵列数模转换器(DAC)是逐次逼近型模数转换器(SAR ADC)的主要能耗来源之一.为降低电容阵列DAC的能耗,提出了一种高能效电容阵列DAC结构,该结构电容阵列中各电容单元通过开关依次连接.在前两次比较周期中,由于采用了顶板采样和电压... 电容阵列数模转换器(DAC)是逐次逼近型模数转换器(SAR ADC)的主要能耗来源之一.为降低电容阵列DAC的能耗,提出了一种高能效电容阵列DAC结构,该结构电容阵列中各电容单元通过开关依次连接.在前两次比较周期中,由于采用了顶板采样和电压移位技术,电容阵列DAC没有产生能耗;在之后的比较周期中,由于采用电荷共享和电压单调降低技术,电容阵列DAC产生了很少的能耗.仿真结果表明,相比于传统的电容阵列DAC结构,文中提出的高能效电容阵列DAC结构可降低99.22%的能耗,节省75%的面积. 展开更多
关键词 逐次逼近寄存器 模数转换 电容阵列dac 高能效
下载PDF
双重噪声整形连续时间Δ-Σ调制器的架构设计 被引量:1
3
作者 严海月 邓建飞 林福江 《微电子学》 CSCD 北大核心 2017年第6期828-832,共5页
提出了一种低功耗连续时间多比特Δ-Σ调制器架构。该架构充分利用了Δ-Σ结构高分辨率和连续时间结构高速度的特点。将量化器的输出分为最高有效位(MSB)和最低有效位(LSB),LSB被反馈到量化器和DAC的输入,提高了系统的分辨率和线性度,... 提出了一种低功耗连续时间多比特Δ-Σ调制器架构。该架构充分利用了Δ-Σ结构高分辨率和连续时间结构高速度的特点。将量化器的输出分为最高有效位(MSB)和最低有效位(LSB),LSB被反馈到量化器和DAC的输入,提高了系统的分辨率和线性度,降低了系统的硬件复杂度。除此之外,积分器的输出摆幅也显著减小,大大降低了运算放大器对带宽和增益的要求。使用SAR量化器中的开关电容DAC阵列进行环路延迟补偿,进一步提高了环路滤波器功率效率。通过仿真分析,验证了提出架构的正确性。 展开更多
关键词 连续时间 Δ-Σ 低功耗 噪声整形 环路延迟补偿 开关电容dac阵列
下载PDF
一种超低功耗模数转换器的设计与仿真 被引量:1
4
作者 胡云峰 易子川 +1 位作者 李琛 周国富 《华南师范大学学报(自然科学版)》 CAS 北大核心 2017年第4期5-10,共6页
为了降低电子终端设备的功耗,提出了一种超低功耗模数转换器(ADC).首先,通过使用组合电容和三电平转换方案,电容阵列数模转换器(DAC)转换能耗相比传统结构降低99.4%,面积减少87.2%.采用基于动态逻辑的逐次逼近寄存器(SAR)和两级全动态... 为了降低电子终端设备的功耗,提出了一种超低功耗模数转换器(ADC).首先,通过使用组合电容和三电平转换方案,电容阵列数模转换器(DAC)转换能耗相比传统结构降低99.4%,面积减少87.2%.采用基于动态逻辑的逐次逼近寄存器(SAR)和两级全动态比较降低SAR ADC整体功耗.最后,SAR ADC在180 nm CMOS工艺下进行设计与仿真.仿真结果表明:在1 V电源电压和100 kHz的采样频率下,ADC的信噪失真比(SNDR)为61.59 dB,有效位(ENOB)为9.93 bit,总功耗为0.188μW,功耗优值(FOM)每步为1.9 fJ.设计的超低功耗SAR ADC适用于低功耗电子终端设备. 展开更多
关键词 模数转换器 逐次逼近寄存器 电容阵列dac 超低功耗 组合电容
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部