直接数字频率合成器DDS的设计

在分析直接数字频率合成器DDS工作原理及杂散影响的基础上,以8031单片机和CPLD芯片FLEX10K为主要硬件进行设计。设计过程采取了改善杂散的措施,测试表明DDS能产生0～11MHz的正弦输出信号,频率分辨率达到0.1Hz,满足电子系统的一般要求。

直接数字式频率合成器单粒子效应实验研究

在直接数字式频率合成器(DDS)单粒子效应失效现象的基础上,研制了具备寄存器读写、功耗电流测试和输出效应波形捕获功能的DDS辐射效应在线测试系统,开展了DDS单粒子效应实验研究。结果表明,单粒子效应会导致DDS输出波形扰动,波形功能中断,功耗电流陡然增大。分析认为:DDS内部PLL模块发生单粒子瞬态和单粒子翻转,是引发波形扰动的主要原因;内置DAC的主要功能寄存器翻转引发了输出波形功能中断;电流增大是单粒子闭锁引起的。本项研究为国产DDS器件的加固和考核提供了一定的参考。

基于高速直接数字式频率合成器的塔康信号模拟

对机载塔康设备的自动检测,需要模拟地面信标台向机载设备发射的回答信号.从电路原理、硬件电路设计和软件编制等方面,介绍了一种基于直接数字式频率合成技术的模拟塔康地面信标台波形的电路设计方法,并给出了改善信号波形质量的措施.

直接数字频率合成器(DDS)的实现方法

分析了直接数字频率合成器的基本算法和误差。研究了用可编程逻辑器件实现直接数字频率合成器的方法。

直接数字频率合成器(DDS)应用的频率规划

DDS基本知识与频率规划的意义 DDS被定义为是一种由固定频率参考时钟源产生正弦波的数字技术.需要注意的是,参考时钟源的动态性能会直接影响到DDS的输出频谱.DDS有如下优点:

直接数字式频率合成器辐射效应敏感性分析

从直接数字式频率合成器(DDS)的结构出发,对DDS器件的时钟产生单元、相位累加与相位幅度转换器和数模转换器进行了总剂量效应、单粒子效应的敏感性分析。分析认为:辐照前后DDS输出的无杂散动态范围,以及关断功耗是总剂量相对较为敏感的参数;单粒子效应对DDS输出波形的影响为频率改变、相位改变和幅度改变,以及造成输出信号出现毛刺现象,进而影响器件在系统中的功能。

直接数字式频率合成器相位截断误差的分析

介绍了直接数字式频率合成器的原理以及相位截断的概念,并给出了相位截断误差的表达式,最后给出了直接数字式频率合成器无相位截断误差的设计方法,并给出了实验结果。

基于FPGA的直接数字频率合成器的设计

本文介绍了直接数字频率合成器(DDS)的基本组成及设计原理,给出了基于FPGA的具体设计方案及编程实现方法。仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比。

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换,文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途,作者从DDS的一般结构和CORDIC算法的基本原理出发,深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。

基于FPGA的直接数字频率合成器设计与实现

介绍了直接数字频率合成器的基本组成及设计原理 ,并对各组成部分进行了理论分析 ,给出了基于FPGA的具体设计方案及实现方法。仿真结果表明 ,该设计简单合理 ,使用灵活方便 ,具有良好的性价比 ,可应用于各种数字接收系统。

基于FPGA的直接数字频率合成器的设计和实现

介绍了Altera公司的FPGA器件ACEXEP1K50的主要特点 ,给出了由ACEXEP1K50实现直接数字频率合成的工作原理、设计思路、电路结构和改进优化方法。

直接数字频率合成器的教学实验

本文介绍一个电子系统设计实验——直接数字频率合成 ( DDS)信号源的设计与实现。该信号源可输出一定频率范围的正弦波、方波和三角波信号 ,输出频率可通过键盘进行预置 ,输出信号的类型和频率由 L ED数码管显示。实验采用单片机完成波形的相位、幅度值计算 ,波形数据存储在 RAM中 ;用 CPL D进行相位累加 ,并提供与单片机和数码管、RAM及内部累加器的接口和控制。由 RAM读出的波形数据通过 DAC芯片转换为模拟量 ,最后经一个模拟滤波器 ,对输出波形进行平滑。

单片机控制的直接数字频率合成器

直接数字频率合成是一种新的频率合成技术；它由相位累加器、只读存贮器、D／A转换器及低通滤波器组成。本文介绍了一种用中、大规模集成电路实现直接数字频率合成器的方法，该直接数字频率合成器用8031单片机作相位增量控制器，所需频率直接从键盘敲入，频率值同时在数码显示器上显示。

直接数字式频率合成DDS综述

直接数字式频率合成（Direct Digital Synthesizer, 编写DDS）是近年来出现的一种频率合成的新方法，由于采用了全数字化技术，它具有分辨力高和快速换频的突出优点，在仪表、雷达、扩频通信等方面得到了广泛的应用，由于器件原因，还存在一些缺陷、有待改进。本文介绍了DDS的原理，分类及改进方案；对DDS的目前水平作了分析，具体介绍了一些集成产品以及应用，随着高速数字器的进一步发展，加上各种组合方案的优化设计，将会得到高速、低功耗，低价格的频率合成器。

DDS激励PLL频率合成器的设计与实现

介绍了DDS(直接数字式频率合成器)激励PLL(锁相环)频率合成器的主要设计过程和设计参数。它的硬件设计是由控制器部分、DDS部分和锁相环路部分三部分的设计组成。跳频序列选择m序列,将之写入到DDS的PIR(相位增量寄存器)中,完成软件控制DDS输出的频率跳变过程。给出了实测数据表明满足设计要求。

直接数字式频率合成器AD9832与ADSP21065L接口设计及应用

本文提出了数字信号处理器ADSP21065L与直接数字式频率合成器 AD9832的串行接口设计方案。以AD9832为例详细介绍了DDS的特点和工作原理．介绍了ADSP21065L的串行接口及其初始化方法。给出了 ADSP21065L和AD9832串行接口的软件和硬件设计方法。

基于FPGA的直接数字频率合成器的实现

由于直接数字频率合成器(DDS)具有其它频率合成器无法比拟的优势而受到青睐。介绍了DDS的基本原理和特点,以及利用现场可编程门阵列(FPGA)实现DDS的过程,给出了基于MATLAB仿真语言的波形仿真结果,利用FPGA器件设计DDS,大大地简化了电路设计过程,缩短了调试时间,提高了可靠性,FPGA的可编程性为修改、添加和优化DDS的功能提供了方便。

一种高效实用的直接数字频率合成器的设计和实现

在介绍 DDS原理和特点的基础上 ,充分利用正弦函数的对称性 ,给出了 DDS的一种实现方案 ,详细阐述了用 FPGA实现该方案的方法 。

直接数字式频率合成器

直接数字式频率合成(Direct Digital Frequency Synthesis，简称DDS)具有频率转换时间极短、分辨率高、相位噪声低、频谱纯度好等优点。因此，本文利用DDS与倍频链相结合，成功地设计出快跳频率合成器，有效地克服了DDS上限频率偏低的缺陷，同时满足了某系统工作频率高，跳变频带宽，具有高精度频率分辨率，频谱纯度好的要求。该电路在系统中的实际应用也表明了其有效性。

直接数字式频率合成器的研究

直接数字式频率合成器具有频率分辨力高．相位噪声低．频谱好等优点．利用该优点与倍频链相结合．成功设计了一实用电路．解决了单用DDS技术工作频率偏低的缺陷．满足了工作频率高．跳变频带宽．具有高精度频率分辨力．频谱质量好的要求．该电路应用芯片AD9852完成L波段跳频频率合成器方案的设计．具有结构简单．体积小．工作稳定可靠．使用维护方便的特点．