基于 FPGA 的 DDS 信号发生器的设计

科技在不断的发展,社会在不断的进步,信号发生器是现在电力电子技术发展产物,使用 FPGA 进行 DDS 信号发生器设计,能 够使信号具有准确的输出。使用 FPGA 进行 DDS 信号发生器设计,主要包括软件设计和硬件设计两个部分,软件部分是使用 FPGA 设计计 数器,数据存储器,从数据存储器中调用数据产生信号,并使用 MATLAB 进行数据生成;硬件部分是将软件部分调用的数据进行相应的 处理,主要包括 D/A 数据转换、滤波器设计和放大器设计,将 FPGA 调用的数据通过 D/A 数据转换,将转换后的信号经过滤波器和放大 器的处理,将处理的信号作为信号发生器的输出,输出各种波形。

基于CORDIC算法的QDDS设计及其FPGA实现

设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K 系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20M Hz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.004 656 Hz,输出信号的频率为DC到8M Hz.

基于CORDIC算法的DDS的FPGA设计与优化

采用CORDIC算法计算三角函数值来实现DDS,可以减少存储资源,便于在FPGA中实现.通过对传统CORDIC算法流水结构的分析,提出了一种在迭代过程采用不同位宽的寄存器存储角度值和幅度值的优化方法,可以节省资源而不影响计算精度,并且在FPGA中实现了该方法.

基于改进CORDIC算法的QDDS的FPGA实现及精度分析

分析了DDS原理、CORDIC原理及其一种改进方法,设计了基于改进CORDIC算法的流水线QDDS系统,在Altera公司的ACEX1K—EP1K50TC144-1芯片上予以实现,通过对数据的频谱分析验证了系统工作性能。系统输入频率控制字32位,输出幅度位数16位,最高工作频率83.33 MHz,频率转换时间440 ns,频率分辨率0.0196 Hz,杂散指标-114 dB。

基于改进型CORDIC算法和FPGA的DDS实现

在FPGA平台上实现了一种基于改进型CORDIC算法的新型DDS。采用三级旋转结构来提高旋转方向的并行计算速度,改进旋转结构中每一级数据处理位数并采用并行流水线方式以降低算法运行所需时间,使用进位保存算法完成基本迭代单元计算,并在实现上采用4-2压缩器,减少基本电路时延。通过ModelSim仿真和Matlab性能分析,所设计的DDS具有分辨率高、速度快和频谱杂散小等优点。

基于改进Scaling-Free CORDIC算法的DDS

直接数字频率合成器(Direct Digital Synthesizer,DDS)在现代数字通信系统中有非常重要的应用。基于CORDIC算法的DDS在高速、高精度信号源领域已得到广泛应用,但传统的CORDIC算法存在迭代次数多、硬件消耗资源大、缩放因子补偿误差等问题。文章提出固定角度的传统迭代预旋转和分段双步SF(Scaling-Free)CORDIC算法旋转方式,有效减少了算法的迭代次数,并且采用区间映射将收敛区间扩展到[0,2π]。结果表明,该算法在保持高计算精度的同时减少了迭代次数和面积消耗。基于此算法的DDS产生的正交信号具有精度高、噪声低、线性度好等优点。

基于FPGA的DDS信号发生器设计

函数信号发生器作为信号源,广泛的应用于课堂教学,研究试验和工业生产等各个领域。通过MCU与FPGA的硬件结合方式,由MCU负责输入输出的人机交互控制,FPGA负责实现核心DDS技术。然后对输出的波形做相关性能测试实验,正弦波的THD计算和三角波的线性度计算。测试结果表明,该信号发生器参数可调范围宽,精度高,稳定可靠,具有一定的实用价值。同时说明了MCU与FPGA联合使用的这种硬件框架是稳定可靠的,是可以应用到大部分的微控制系统中的,也为进一步应用提供了重要的参考依据。

基于改进DDS的应答器动态检测系统2FSK调制器设计

基于高速综合检测列车平台的应答器动态检测系统可实现对应答器相关设备性能的实时检测。为测试车载应答器动态检测系统的性能,需产生高精度可控波特率和载频的调制信号(2FSK)作为上行链路信号。基于直接数字频率合成器(DDS)技术,通过对相位累加模块和相幅转换模块进行设计,提出分段相位累加算法,计算同周期内相位增量和码元跳变处的相位增量;通过改进的坐标旋转数字计算方法(CORDIC)实时计算对应的信号幅值,用数字模拟转换器(DAC)将离散信号转换为模拟信号,从而实现频偏和数据速率可变且相位连续的信号调制。在相幅转换模块设计中,采用改进CORDIC算法替代传统的查表法,将相位增量转换成信号幅度,有效减少了现场可编程逻辑门阵列(FPGA)存储资源的开销。基于改进DDS的2FSK调制器设计方法,可为应答器动态检测系统提供高精度可控波特率和载频的2FSK调制信号,保证了应答器动态检测系统校准的准确性。

基于FPGA的DDS信号发生器设计

本文介绍一种基于FPGA来实现信号发生器的解决方案,文中详细讲解了DDS的工作原理,以及如何修改频率控制字和相位控制字来产生不同频率相位的波形,然后通过上板测试验证设计方案的有效性和可靠性。

一种FPGA控制DDS实现4FSK&FM调制载波的国产化设计

文章主要介绍一种现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)控制数字频率合成器(Direct Digital Synthesizer,DDS)实现四进制移频键控(Quaternary Frequency Shift Keying,4FSK)&频率调制(Frequency Modulation,FM)调制载波的设计方案,给出技术指标参数、硬件组成框图以及信号处理流程,对4FSK的调制信号和FM信号产生的实施方法进行探讨,并对电路框图中的关键器件进行国产化设计选型。

基于System Generator的CORDIC算法DDS的FPGA实现

基于DDS(直接数字频率合成器)的原理,采用XILINX公司的软件system generator,搭建了基于CORDIC算法的全流水线DDS系统,它不仅比传统查找表式的DDS系统节省了大量存储器资源,达到较高的运算速度,而且利用较新的DSP工具实现了系统的快速设计。

基于FPGA与DDS技术的可调超声波驱动电源设计

为解决超声波驱动电源存在激励信号单一、频率范围窄、专机专用等问题,结合DDS技术的优点以及FPGA的可编程性的特点,提出了一种以FPGA为控制核心,基于DDS技术的可以通用的超声波驱动电源的设计方案。设计的超声波驱动电源可以产生正弦波、三角波、方波、锯齿波4种激励信号,并通过对DDS频率控制字的调整可以有效实现频率在20 k Hz^1 MHz范围内任意可调,利用可编程增益放大器AD8250结合分段放大算法实现了电源功率的方法与可调。经仿真实验验证设计的超声波驱动电源可以实现波形可选、频率可调、功率可调的功能,能有效驱动应用于超声波精密测量领域的超声波换能器。

基于FPGA的DDS多路信号源设计

提出了一种基于FPGA的DDS多路信号源的原理方案和实现方法。该信号源以高精度D/A转换器为核心构成波形重构电路,使用电子模拟开关实现多路信号输出切换。设计的信号源可同时输出32路,波形信号可为正弦波、锯齿波、三角波和矩形波,且输出信号的频率、幅值和偏置灵活可调。

基于FPGA的DDS信号发生器设计

在FPGA芯片实现的DDS信号发生器已有一定的应用范围,为获得较宽的频率输出范围,一般需要存储相当数量的波形离散值,占用大量的芯片逻辑资源;这篇文章研究在存储较少量的波形离散值的情况下,通过对系统时钟进行分频,减小输出频率最小值,同时提高在低频处的频率分辨率,通过设定频率控制字为存储离散值个数的约数,保证输出波形重构良好、频率失真度低,节约芯片资源;该设计方案可输出多种波形,其中方波占空比亦可调节,将幅度调节设计在模拟运放电路中,可对幅度进行连续调节;整体设计软件化、模块化,易于调整和扩展;经验证,本设计方案可行,达到预期效果,有一定的工程指导意义和实用价值。

基于FPGA的改进结构的DDS设计与实现

主要介绍了数字频率合成器的原理和杂散来源,给出了节约存储空间的ROM表的压缩算法,采用相位抖动和平衡DAC方法对DDS结构进行了改进,抑制了相位截断误差和减小了DAC非理想特性的影响。仿真分析了用于相位抖动的随机序列周期性对杂散的影响,最后基于FPGA平台实现了改进结构的DDS,并对结果进行了测试。测试结果表明DDS用作跳频器时,杂散抑制优于40 dBc。采用此种方法设计的DDS杂散抑制度高,稳定性好,性能优越。

基于FPGA的DDS算法的优化

在分析了传统的DDS算法的基础上,提出了一种改进方案,使得系统的复杂度降低,更趋于模块化,产生的波形频率更准确。输出采用一个周期8个采样点的定点输出,系统时钟频率为80MHz,信号的谐波小于-70dB。输出信号的范围为DC到10MHz,信号频率的步长为0.1Hz,相应的转换速度为12.5ns。

基于FPGA的可重构多通道DDS信号发生器

介绍了一种基于FPGA芯片实现的可重构DDS信号发生器。论述了可重构直接数字频率合成(DDS)技术的工作原理、设计思路、具体硬件电路及编程实现方法,并且设计了一个实用的五通道信号发生。用户可通过上位机下载波形样品到Flash存储器中实现波形重构,采样点数可根据输出频率选择,在工程应用上具有实际意义。

基于改进DDS技术的FPGA数字调制器研究与实现

提出了一种基于改进直接数字频率合成(DDS)技术的现场可编程门阵列(FPGA)数字调制器设计与实现方法。该方法首先对DDS技术进行改进,然后再利用这种改进的DDS技术在Matlab/DSP Builder环境下建立现场可编程门阵列(FPGA)数字调制器的设计模型。通过对二元频移键控(BFSK)的仿真实验表明,使用这种改进DDS技术的FPGA数字调制器实现方法建立的模型进行算法级和寄存器传输级(RTL)仿真,不仅能验证模型的正确性和有效性,且还简化系统的硬件电路,节省系统资源,提高系统的可靠性与灵活性,最终达到成本低,修改方便,快速产生多种模式数字调制信号的目的。

基于FPGA的DDS设计方法

介绍了一种基于FPGA的DDS设计方法,结合DDS的原理,给出了具体设计程序以及仿真波形。基于FPGA的DDS与传统的专业DDS芯片相比具有电路简单、输出波形调整灵活以及性价比高等特点。

一种基于DDS的QPSK调制器及其FPGA实现

根据现代通信系统设计全数字化的发展趋势和FPGA的广泛应用,提出了一种基于DDS技术、以FPGA为硬件载体的全数字QPSK调制器实现方案,并通过软件仿真和硬件测试验证了该方案的正确性和可行性。