计算法DDS的实现及杂散性能分析

DDS是一种新型频率合成技术 ,应用日益广泛 ,但杂散含量高成为其进一步发展的瓶颈。本文首先简要介绍传统 DDS,然后对计算法 DDS做数字实现和频谱分析 ,最后比较 2种 DDS的杂散性能 ,得出计算法 DDS杂散性能优于传统

基于DDS+PLL技术频率合成器的设计与实现

本文介绍了DDS+PLL方式实现频率合成的基本原理和技术优势。根据GSM-1900系统对频率源的要求,提出了一种基于DDS+PLL结构频率合成器的硬件电路设计方案。借助于EDA仿真软件ADS、ADISimPLL完成了频率合成器中关键模块参数的确定,并对系统性能进行了仿真分析,最后运用AD9851、ADF4113等芯片完成了频率合成器的硬件实现,测量结果表明该频率合成器达到了设计指标,系统性能良好。

基于双DDS跳变的捷变频率发生器的设计

捷变频率发生器是雷达、通信、电子对抗等领域中极为重要的测量仪器。DDS可实现高速、小步进信号的输出,适用于捷变频率合成。近几年,捷变频率合成常用DDS倍频滤波的方法,但宽带信号倍频后会导致相位噪声恶化、杂散信号放大等问题。本文分析了直接数字合成(DDS)在捷变频率合成中的特性,提出了一种双DDS跳变方案合成宽带跳频信号,并应用该方案设计捷变频率发生器,输出性能指标优越的300MHz带宽的跳频信号,适用作某型号射频信号源的载波信号。

基于DDS与PLL混合的频率合成改进方法研究

电子系统对频率源的精度、频率分辨率、转换时间和频谱纯度等指标提出了越来越高的要求.锁相频率合成技术具有体积小、电路简洁、杂散抑制度高,具有窄带跟踪滤波能力的特点,得到了广泛应用,但其存在频率步进与转换时间的相互制约的缺点.而DDS具有极高的分辨率,极快的频率转换速度,输出频率上限不高.两种常用的方法有各自的优势和不足,因此可以采用DDS+PLL技术方案,既能保持锁相环路的优点,又弥补了锁相环路的不足.本文正是基于这一思想提出了混合频率合成方法的改进方案.

基于DDS技术的多种数字调制的实现

直接数字合成技术 (DDS)随着专用芯片的大量出现而得到广泛的应用。现代数字通信所用的信号调制 ,也由于DDS技术的出现而变得简单了。文中通过对DDS工作原理的分析 ,结合具体的DDS芯片和单片机控制技术 ,详细介绍了包括MFSK。

脉间Costas FH高分辨毫米波雷达信号的DDS实现

介绍了一种高分辨率雷达信号 (脉间CostasFH信号 )和直接数字合成 (DDS)技术 .给出了脉间CostasFH信号与步进频率脉冲雷达信号的统一表达形式 ,以及用“频率挑选矩阵”从DDS所产生的信号集合中产生脉间跳频信号的方法 .使用该种方法 。

一种基于DDS技术的信号发生器研究与实现

首先阐述了DDS技术的基本原理,在此基础上,实现了一种采用单片机AT89S52控制AD9850芯片的任意信号发生器系统。理论研究和实验结果表明,该系统可产生频率和幅值均可调的正弦波、三角波和方波,且频带宽、精度高、稳定性好。

DDS阵列频率源技术研究

杂散抑制差和输出频率低是DDS的两大缺点,并且随着输出带宽的增加杂散性能更加恶化。传统的解决方法是采用更好的算法和改进DDS芯片本身的结构。该文在分析了DDS杂散性能和输出带宽相互制约的DDS阵列方法基础上,尝试了一种新的解决办法棗DDS阵列方法。同时还分析了这种方法的性能,并通过实验验证了其可行性。

基于FPGA的DDS正弦信号发生器的设计和实现

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计实现了一个频率、相位可控的正弦信号发生器,同时阐述了直接数字频率合成(DDS)技术的工作原理、电路结构,及设计的思路和实现方法。经过设计和电路测试,输出波形达到了技术要求,控制灵活、性能较好,也证明了基于FPGA的DDS设计的可靠性和可行性。

基于FPGA的DDS多信号发生器的设计与实现

在实际工业和科技等领域中经常需要高精度且频率方便可调的多信号源。研究设计了基于FPGA的直接数字频率合成(DDS)多信号发生器的基本组成和设计原理,给出了硬件描述语言VHDL编程实现方法,在Quartus II软件环境下对多信号发生器进行了仿真,用ALTERA公司的Cyclone IV硬件平台实现了程序的下载。实现了正弦波、锯齿波、方波、三角波等的频率可调、相位可调、幅值可调等功能,且准确度高,性价比良好。

DDS频谱分析与杂散预测软件包

直接数字合成器(direct digital synthesizer,DDS)是近年来迅速发展起来的频率合成技术,具有频率分辨率高、频率捷变等诸多优点.但其缺点是杂散抑制性能较差.分析了理想DDS的频谱结构,给出了杂散频谱的产生机理,并据此开发了图形化的频谱分析与杂散预测软件包.测试结果与理论值的对比说明了该软件包的正确性,并对基于DDS技术的频率源设计具有一定的实用性和指导意义.

基于DDS的宽带信号源的设计与实现

信号源是通信、电子测控等设备的基础单元,频带宽、精度高、谐波失真小的信号源是设计和制作的难点。本文介绍一种电压控制LC振荡器设计方法,采用直接数字频率合成技术(DDS),选取高稳定度晶体振荡器做参考源,通过频谱搬迁,使电压控制LC振荡器达到了大于倍频程的输出带宽,频率范围从10MHz^40MHz,输出频率步进间隔为1M±1Hz,波形失真小,稳定度优于10-6。

基于FPGA和DDS技术的信号发生器设计

分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统设计的综合与仿真。实验测试表明该信号发生器输出的波形具有平滑、稳定度高和相位连续等优点,具有一定的工程实践意义。

基于CPLD的DDS正交信号源的设计

简单介绍直接数字频率合成(DDS)的结构和原理,以CPLD为核心产生幅度、频率皆精确可调的正交信号源,采用红外键盘使系统更易于控制。

DDS激励PLL频率合成器的研究

频率合成器是现代通信设备的重要组成部分。首先介绍频率合成技术，然后分析了倍频式ＤＤＳ激励ＰＬＬ频率合成器的噪声性能。

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz^10 MHz,频率调节步进为100 Hz,频率转换时间为25ns.

基于DDS+PLL的扫频信号源的设计与应用

描述了DDS＋PLL混合式频率合成技术的特点,根据扫频信号源输出的频率范围0~500MHz的设计要求,提出了一种基于DDS＋PLL结构信号源产生电路的软、硬件设计方案。信号源使用DDS和PLL技术产生扫频信号,用PIN二极管取代继电器作为波段开关,提高了系统的响应速度和可靠性。设计电路应用于便携式数字扫频仪,结果表明,扫频信号源达到设计指标,系统性能良好。

基于BCD码的模10^i相位累加器DDS设计

为了简化DDS系统频率控制字的计算处理,提出基于BCD码模10i相位累加器的DDS设计方案.详细介绍了BCD码相位累加器的设计以及应用于DDS系统的相关问题.由于BCD码逐位计算需使用同步多时钟系统,其工作速度较慢,所以它适合应用于频率范围在数MHz以下的DDS信号发生器的单片式设计.

基于DDS技术的正弦信号发生器的设计

基于直接数字频率合成(DDS)技术,设计正弦信号发生器。采用单片机AT89S51控制DDS芯片AD9851,由AD9851产生频率可调的正弦信号,并通过5阶低通滤波器得到纯正的正弦信号,经功率放大驱动电路输出目标信号。具有频率分辨率高、范围宽、信号建立时间短\操作方便等优点。在现代电子仪器、通信技术、医学成像、雷达、卫星通信上得到广泛应用。

基于DDS+PLL的高速宽带频率合成器的研究

介绍了频率合成技术的发展背景,针对跳频通信等系统中对频率合成器的新要求,在充分考虑输出频率带宽、建立时间、频谱杂散等指标的基础上给出一种较合理的DDS+PLL频率合成器设计方案,在Matlab+Simulink环境下对其进行了仿真,并对结果进行了系统分析,为进一步研究和设计高性能的频率合成器提供了一定的理论和实验基础。