基于AD9858的DDS+PLL频率合成器

基于锁相频率合成技术(PLL)和直接数字频率合成技术(DDS)各有其优缺点,文章将两者结合,提出设计方案,并给出了主要的硬件电路设计,以产生符合预期要求的雷达信号。设计以AD9858为核心器件,输出DDS频率信号,为PLL提供参考输入信号。PLL中的鉴相器采用ADF4107,同时利用FPGA对两者进行方便的控制,可以获得较快的频率转换时间,相位噪声为-90dBc/Hz且杂散优于-70dBc的雷达信号。最终得到一个综合指标较高的系统。

基于改进DDS技术的FPGA数字调制器研究与实现

提出了一种基于改进直接数字频率合成(DDS)技术的现场可编程门阵列(FPGA)数字调制器设计与实现方法。该方法首先对DDS技术进行改进,然后再利用这种改进的DDS技术在Matlab/DSP Builder环境下建立现场可编程门阵列(FPGA)数字调制器的设计模型。通过对二元频移键控(BFSK)的仿真实验表明,使用这种改进DDS技术的FPGA数字调制器实现方法建立的模型进行算法级和寄存器传输级(RTL)仿真,不仅能验证模型的正确性和有效性,且还简化系统的硬件电路,节省系统资源,提高系统的可靠性与灵活性,最终达到成本低,修改方便,快速产生多种模式数字调制信号的目的。

直接数字频率合成技术在随钻电阻率测井仪电路设计中的应用

直接数字频率合成技术(Direct Digital Synthesize,DDS)具有频率分辨率高、输出频率稳定、功耗低等优点。分析研究了DDS技术的基本原理和DDS芯片AD9850的工作特点,介绍了它在随钻电磁波电阻率测井仪信号源设计中的应用,并给出了它和DSP处理器的硬件接口和程序流程。试验结果表明,利用DDS技术产生的信号能满足测井的需要,为随钻电阻率测井技术提供了新手段。

DDS信号发生器的设计

利用现场可编程逻辑门阵列(FPGA)实现直接数字频率合成(DDS)原理以及以DDS为核心的信号发生器的设计,并给出了以单片机80C51为内核的FPGA的设计方案及信号发生器产生的仿真波形。

基于FPGA实现专用DDS电路的研究

介绍直接数字频率合成技术(DDS)的基本组成以及原理框图,给出用FPGA实现DDS调频输出的原理框图,并且在QUARTUSII5.1和Matlab下的波形仿真结果,表明设计是可行的。

DDS波形发生器幅度量化误差的分析及其抑制

讨论了DDS技术的基本组成结构、工作原理和特点。还就DDS技术中的幅度跳变产生的杂散进行了分析,提出一种新的幅度量化杂散信号的抑制方法,此方法通过一个频率恒定的时钟对输出相累加器输出信号进行脉宽调制采样,从而减小相累加器的步进,抑制幅度量化误差。最后给出了实现方法和仿真结果。

基于DDS的信号发生器设计

本文基于DDS的基本原理,使用Altera公司的FPGA芯片完成信号发生器的设计,在QuartusⅡ开发环境下采用VHDL语言编程实现。本设计所采用的方法设计的信号发生器结构简单,比采用专用DDS芯片更为灵活。只要改变FPGA中的ROM数据,DDS就可以产生任意波形,因而具有相当大的灵活性和可扩展性。

基于DDS的BPM短波授时信号设计

BPM短波授时是利用短波电台进行我国标准时间和标准频率的发播,是一种经济而又方便的授时方法.为解决BPM(中国科学院国家授时中心短波授时台)应用终端开发调试和测试标定的问题,在分析了BPM短波授时信号的特性和基于直接数字式频率合成器(DDS)技术信号生成原理的基础上,采用了现场可编程门阵列(FPGA)芯片EP2S60F1020C4ES以及数模转换器(DAC),通过理论分析结合仿真实验和捕获的实际波形验证了设计的正确性,进而为新一代BPM短波授时信号模拟器的设计研究和BPM应用终端开发调试、测试标定提供了基础.

基于FPGA器件的数字频率合成器的设计

采用直接数字频率合成技术是直接合成所需要波形的一种新的频率合成技术。随着新型FPGA芯片不断出现,为电路设计者提供了多种选择。如果用高性能的FPGA器件来设计符合自己需要的DDS电路,就是一个很好的解决方法。

一种基于FPGA的可编程数字本振生成方法

近年来,随着相关技术的不断发展,基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的直接数字频率合成技术(Direct Digital Synthesizer,DDS)已成为目前主流的信号合成技术,广泛应用于雷达、通信、国防等领域。然而,受限于FPGA的系统时钟,合成信号的频率范围有限。为了使合成信号获得更大的频率范围和更高的采样频率,提出一种可编程数字本振生成方法,并将该方法应用于频谱分析仪的数字本振频率合成上。实践证明,该方法能够准确产生需要的可变本振信号,且频率范围不受系统时钟频率限制。

多通道多频高频地波雷达DDS数字信号源的设计

采用直接数字频率合成技术（DDS）产生多频高频地波雷达信号波形，使用现场可编程门阵列（field programmable gate array，FPGA）设计多通道多频高频地波雷达DDS数字信号源，提出了运用FPGA芯片实现该信号源的一种方案．该方案的系统组成包括PC机软件、LXI接口电路、控制模块、多通道DDS系统和加法器．该信号源输出为四通道单频信号及四通道信号加权叠加合成的多频信号．系统输出频率为3～30MHz，输出信号无杂散动态范围（SFDR）优于62dB，输出信号相位噪声优于132dB／Hz，实验结果可满足多频高频地波雷达发射和接收系统的要求．

3DEX发射电路解析与三维感应信号源设计

分析了感应测井仪器3DEX发射电路的组成、工作原理及性能参数,设计了一种新的三维感应信号源方案。采用直接频率合成(DDS)技术和CAN总线通信接口。硬件电路系统由基于DSP的采集控制板和基于DDS的信号发生器板组成,采集控制板通过USB接口接收PC机控制面板传来的指令,通过SPI接口对DDS信号发生器板进行设置,可产生7对合成正弦波形;采集控制板同时能够对输出信号进行取样采集,并将采集到的波形数据通过USB接口传输到PC机控制面板。PC机控制面板通过USB接口对信号源的参数进行设定,并能够显示信号波形、频谱;测量信号幅度、频率、相位、谐波失真等参数。经过分析和实验验证,信号源的性能参数完全可以达到3DEX发射电路的指标要求,在输出信号频率选择性和频率控制灵活性方面优于3DEX发射电路方案。

基于AD9834的多功能函数信号发生器的设计

介绍了DDS的原理,并采用ATmega48处理器和DDS芯片AD9834实现了多功能函数信号发生器的软硬件设计。该信号发生器除能产生正弦波、方波和三角波多种波形外,还具有占空比、振幅程控可调,信号数字调制和扫频等功能,实验表明该设备性能稳定,成本低,失真度低。

低频电子电压表检定装置的设计与实现

本文依据国内外研究现状和相应检定规程,设计了一种低频电子电压表检定装置。从工作原理、关键技术和技术指标等方面对检定装置进行了详尽的阐述。

基于MCU和FPGA的三相高精度程控电源

简述了目前程控电源的现状和FPGA在实现闭环PID控制方面的优势,提出了将直接数字频率合成技术(DDS-Digital Direct Frequency Synthesis)和PID控制技术相结合来设计程控电源,介绍了系统各个模块,并分析了FPGA实现DDS和PID的原理与方法,通过实验测试证明该方法的可行性。实践证明,该系统可靠稳定,输出结果可以实现高精度的要求,具有广阔的应用前景和实用价值。

双压电膜驱动微小机器人控制器的研究

设计了一种适用于双压电膜驱动的微小型机器人控制器。控制器主要由信号发生电路及高压放大电路组成。信号发生电路采用直接数字信号合成器(DDS)技术及静态随机存储器(SRAM)内存查表技术,利用硬件描述语言(VHDL)和原理图描述方法对现场可编程门阵列器件(FPGA)进行设计,产生的信号通过集成功率运算放大器对机器人进行驱动控制。最后进行了控制器性能测试,完成了该控制器样机的试验。

基于AD5933的鲜奶奶质检测仪设计

采用6路AD5933与传感器并行处理,主从两级的电路结构,实现了鲜奶奶质快速综合检测。采集200个样本进行仿真和测试,结果达到预期效果。

高动态大功率桥式压电陶瓷驱动电源

压电陶瓷在内燃机燃油喷射,精细电火花加工等高动态应用,对压电陶瓷驱动电源响应频率、输出功率提出更高要求。该文设计并研制了一种新型高动态大功率桥式压电陶瓷驱动电源,采用桥式输出设计,实现了电源转换速率、输出功率均增加1倍,输出带宽达到10kHz。其控制部分采用直接数字频率合成技术(DDS)实现正弦、三角、锯齿和方波的输出。

基于DSP的超声换能器频率跟踪系统

频率自动跟踪技术是超声波电源的一个重要特性。针对传统的超声电源频率自动跟踪系统的不足,如频率跟踪范围太窄,失锁相及频率误跟踪等问题,提出了一种基于模糊控制和直接数字频率合成(DDS)相结合的混合控制策略。即通过模糊控制器实现频率的粗调,结合数字信号处理(DSP)技术实现模糊控制,通过硬件使用DDS实现频率精确跟踪。试验结果表明,研制的超声波电源具有频率跟踪速度快、准确的优点,并能实现系统的稳定、高效运行。

一种K波段超宽带雷达频率综合器的研制

随着弹载武器逐渐向着速度更快、频带更宽、抗干扰能力更强等方向发展,主动雷达导引头作为弹载武器进行精确识别打击目标的核心系统,易受敌方雷达干扰机的干扰,故对其抗干扰能力提出了更高的要求。雷达频率综合器作为主动雷达导引头系统的核心部件,其产生的超宽带跳频信号对雷达系统的抗干扰能力具有决定性影响。本文运用环外插入混频器的DDS+PLL频率合成技术和信号串扰隔离屏蔽技术,使用ADIsimPLL仿真方法,采用乒乓式锁相环设计方案,设计了一种超宽带、快速跳频的高性能雷达频率综合器,有效提高了雷达导引头的抗干扰能力及目标探测能力。通过实验测试,该雷达频率综合器输出的K波段跳频信号带宽可达2GHz,相位噪声优于-80dBc/Hz@1kHz,发射上行信号带宽可达2GHz,捷变带宽可达300MHz,杂散可达-60dBc,完全满足设计指标要求。