一种改善杂散的DDS频率合成器

相位舍位及量化噪声引起的杂散问题一直是数字频率合成器研究的重点。针对杂散问题,使用了修正频率控制字和相位抖动两种技术,再结合延迟叠加方法,很好地降低了幅度量化杂散和相位舍位杂散,提高了系统的信噪比。最终经由仿真验证了此方法能够有效抑制离散的杂散并且能够很好地改善由于相位抖动所引起的底部噪声过多的问题。

DDS频率合成器的应用

用AD9850频率合成器、PIC1 6C65单片机、2 4LC0 1存储器等组成电力载波通信测试仪 充分发挥了DDS数字频率合成技术的优点 ,也发挥了PIC单片机I/O口多、指令速度快、外围元件少的优点 为提高研制质量、减少体积。

DDS激励PLL频率合成器的设计与实现

介绍了DDS(直接数字式频率合成器)激励PLL(锁相环)频率合成器的主要设计过程和设计参数。它的硬件设计是由控制器部分、DDS部分和锁相环路部分三部分的设计组成。跳频序列选择m序列,将之写入到DDS的PIR(相位增量寄存器)中,完成软件控制DDS输出的频率跳变过程。给出了实测数据表明满足设计要求。

基于FPGA的直接数字频率合成器的设计

本文介绍了直接数字频率合成器(DDS)的基本组成及设计原理,给出了基于FPGA的具体设计方案及编程实现方法。仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比。

基于FPGA的直接数字频率合成器设计与实现

介绍了直接数字频率合成器的基本组成及设计原理 ,并对各组成部分进行了理论分析 ,给出了基于FPGA的具体设计方案及实现方法。仿真结果表明 ,该设计简单合理 ,使用灵活方便 ,具有良好的性价比 ,可应用于各种数字接收系统。

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.

基于DDS的频率合成技术的应用

直接数字频率合成器(DDS)是将先进的数字处理理论与方法引入频率合成的一项新技术。本论文以AD9851芯片为核心构成的正弦波信号发生器,可以输出高分辨率、高稳定性的正弦信号,同时还可以实现频率调制(FM)等功能。

改进的CORDIC模块实现的直接数字频率合成器

在传统的定点数流水线型CORDIC算法基础上,就减少迭代次数上提出一种改进算法,实现并行处理时的符号预测。改进算法大大减少了流水线迭代次数,节省了FPGA的Slice Flip Flops数量。最后利用改进算法在Xilinx公司的Virtex-II平台上实现了直接数字频率合成器(DDS)。

基于直接数字频率合成器及正交锁相技术的交直流微型电场传感器电路

为了实现AC(工频)和DC电场同时检测,该文基于MEMS电场传感器,采用直接数字频率合成器(DDS)激励及正交锁相技术研制出一种高性能微型电场传感器电路。该系统结合低噪声模拟电路和数字控制方式,采用DDS产生精准的传感器激励信号和双路正交参考信号,保证了激励信号及正交参考信号的频率、幅值稳定性以及双路正交参考信号之间准确的相位差。采用相关解调芯片及高速滤波器构建正交锁相放大电路,结合Advanced RISC Machines(ARM)微控制器,解决了单片机数字信号处理响应速度慢、资源不足等问题,成功实现AC(工频)及DC电场加载情况下传感器弱信号高精度提取。

基于ROM结构的直接数字频率合成器ASIC设计

完成了一种基于ROM结构的直接数字频率合成器(Direct Digital Synthesizer,DDS)的ASIC设计。其中累加器采用进位链和流水线相结合的方式,提高了工作频率的同时降低了资源占用率;ROM模块应用以正弦函数1/4波形对称性为基础,并结合Hutchison相交分离法的改进压缩算法,压缩率达到49倍,降低了芯片的功耗和面积。基于SMIC 0.18μm CMOS工艺库完成了后端物理设计和后仿真。该DDS功耗低,面积小,频率分辨率高,可作为高质量的信号源应用于4G移动通信中。

直接数字频率合成器AD9852的原理及应用

AD9852是美国AD公司生产的新型直接数字频率合成器(DDS),是一种使用方便灵活、功能较强的芯片。这种商用集成芯片可用于本振合成回路,高精度时钟发生器等。介绍了AD9852的工作原理、功能及其在本机振荡器中的应用。

一种FPGA控制DDS实现4FSK&FM调制载波的国产化设计

文章主要介绍一种现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)控制数字频率合成器(Direct Digital Synthesizer,DDS)实现四进制移频键控(Quaternary Frequency Shift Keying,4FSK)&频率调制(Frequency Modulation,FM)调制载波的设计方案,给出技术指标参数、硬件组成框图以及信号处理流程,对4FSK的调制信号和FM信号产生的实施方法进行探讨,并对电路框图中的关键器件进行国产化设计选型。

DDS技术实现可调信号发生器

介绍采用DDS技术、FPGA芯片和D/A转换器,设计一个频率、相位可控的多种输出波形信号发生器。基于QuartusⅡ软件设计实现,并下载至FPGA器件,使用SignalTapⅡ嵌入式逻辑分析仪进行实时测试。经过软件仿真和电路测试,输出波形达到了技术要求,能够满足多种试验的需要,且性能稳定,使用灵活,节约试验成本。

频率合成相噪相消技术研究

提出了一种新型的基于相位噪声抵消技术的频率合成器设计方法,该方法采用一个相参的锁相环信号在两次频率变换过程中得到输出信号相位噪声的抵消。对相位噪声抵消技术进行了理论分析,并搭建了一个100~2900 MHz宽带小步进频率源。实验结果表明,在偏离主频10 k Hz、100 k Hz处,相位噪声抵消了约20 d B,实验证明该技术对中近区相位噪声抵消效果明显,为超低相噪频率合成器设计提供了一种新的思路。

高精度DDS数字IP核的设计

为了满足雷达系统对高精度DDS(直接数字式频率合成器)的需求,综合使用查表法、复数旋转和线性拟合3种方法,提高DDS输出信号的无杂散动态范围SFDR。当相位累加器为24bit时,使用小于1 kbyte的ROM。仿真表明所设计的DDS,输出信号的SFDR大于110 d B,等效相位截断约为2 bit。在大幅降低对ROM使用量的同时,有效降低了相位截断的bit数,同时达到了设计要求。采用TSMC 55 nm工艺进行综合后,综合结果表明运行速度高达600 MHz,满足了雷达系统对速度的需求。

混合式频率合成技术在提高频谱纯度与扩频速度上的应用研究

单纯的DDS技术在与PLL技术在频率合成应用中各有优缺点,采用混合式频率合成技术可以将两者结合,做到取长补短。利用DDS激励PLL混合式频率合成技术实现了一种频率纯度较高、可快速数字扩频的频率合成器,并对设计过程中的问题进行了讨论,得到了优于传统技术的测试结果和频谱图。

DDS杂散抑制技术的研究与应用

介绍了近年来DDS杂散抑制技术的发展,研究了相位抖动法、混合式频率合成技术和相位内插法的原理与应用.并采用混合式优化法设计出一种性能较优良的频率合成器,其频谱纯度较高并可实现数字扩频.

用于SAW无线无源传感系统阅读器的DDS设计

直接数字频率合成器(DDS)具有转换时间快,频率精度高,频带宽等特点,作为现代电子设备的重要部分,现已广泛应用于电子领域。该设计将现场可编程门阵列(FPGA)与DDS相结合,采用自顶向下的模块化设计思想、反馈网络的流水线结构及频率自增设计,以达到扫频效果,并基于CORDIC算法实现相-幅转换,以降低硬件资源消耗,最终在QuartusⅡ开发环境中进行仿真测试。经CORDIC算法计算后输出的正弦波和余弦波幅值分别为32768和56758(16位十进制),输出的正弦和余弦值与预期结果相比,其相对误差仅为6.1×10^(-5)和9.9×10^(-5)。仿真结果表明,该设计方案能有效地解决传统声表面波无线无源传感系统中DDS杂散分量大,时延高及功耗高等问题。

基于FPGA的DDS信号发生器的设计

直接数字频率合成器(DDS)广泛应用于航空控制、通信、电子测量及研究等领域。现提出一种DDS信号发生器,采用EDA自顶向下的设计方法,在QuartusⅡ集成开发环境中利用原理图和调用PLM宏功能模块完成软件设计,并通过FPGA进行硬件测试。

基于FPGA+DDS的MSK数字调制源设计

简要介绍最小频移键控(MSK)的数字调制原理、直接数字式频率合成器(DDS)的调制机理。然后提出一种基于FPGA+DDS的数字调制电路平台,详细介绍了此平台的硬件设计和软件控制流程,以及使用此方式具有调制模式多样、调制精度高、载波频率覆盖范围大、调制带宽宽、便于利用多种数字信号处理技术等优点。充分发挥DDS调制的优点和灵活性,并在此实验平台上测验其性能。