一种应用于物联网传感器的伪三阶Delta-Sigma调制器

针对物联网传感器难以同时满足高分辨率与低功耗的瓶颈问题,本文设计了一种伪三阶离散时间delta-sigma调制器.该架构将一阶无源噪声整形SAR(Successive Approximation Register)量化器嵌入传统二阶delta-sigma调制器以实现更强的噪声整形能力.本文设计允许系统在更低的过采样率(Over Sampling Ratio,OSR)下获取更高的峰值SQNR(Signal-to-Quantizing Noise Ratio),有效缓解了系统精度和功耗之间的设计矛盾,并且减少了有源积分器的使用.针对传统有源加法器高功耗和无源加法器存在衰减不确定性的问题,本文提出了一种新型前馈求和量化电路,它具有对衰减不敏感的优势并且降低了第二级有源积分器的驱动压力,这进一步降低了系统的功耗.本文提出的delta-sigma调制器采用180 nm CMOS(Complementary Metal Oxide Semiconductor)工艺制造并测试.在电源电压1.4 V下,芯片测试功耗为47.2μW.在带宽为8 kHz的测试条件下,调制器的DR(Dynamic Range)、峰值SNDR(Signal-to-Noise and Distortion Ratio)和SFDR(Spurious-Free Dynamic Range)分别为97.2 dB,96.6 dB和114.4 dB.因此,Schreier和Walden的SNDR FoM(Figure of Merit)优值达到了178.9 dB和0.053 pJ/step.本文提出的伪三阶delta-sigma调制器在功耗和分辨率之间实现了较好的权衡,为物联网领域的低功耗高分辨率调制器设计提供了较好的解决方案.

基于扰动Delta-sigma调制器的小数分频器

文中基于扰动Delta-sigma调制器分析并设计了一款动态分频比控制的宽带小数分频器链路。其中,整数分频器链路由高速2分频器和7级2/3分频器链路级联构成,小数控制部分由外加扰动的Delta-sigma调制器构成。通过理论分析和仿真表明,合理选择扰动信号的添加位置,可以有效延长Delta-sigma调制器的输出序列长度,从而平滑Delta-sigma调制器的输出频谱。该分频器电路采用TPS 65 nm射频绝缘体上硅(RFSOI)互补金属氧化物半导体(CMOS)工艺制造,包括焊盘在内的芯片面积为0.57 mm 2。测试结果表明,该小数分频器链路在1.2 V的供电电压下,最大工作电流为22.2 mA,可以在9 GHz~20 GHz的输入频率下动态加载控制字并实现小数分频功能。

一种基于反相器能效的Delta-Sigma调制器

本文提出了一款基于反相器能效的Delta-Sigma调制器。该调制器使用3阶单环单比特量化拓扑结构,引入相关电平移位技术,提高了电荷转移的精度和积分器电路的直流增益,改善了传统反相器直流增益过低的局限性。本次电路设计基于SMIC 180 nm CMOS工艺,电源电压为1.2 V,过采样率OSR为128,采样频率为4 MHz。仿真结果表明,设计的Delta-Sigma调制器的SNR为97.16 dB,有效位数为15.6 bits,平均功耗为367μW,优值FoMs为173.5 dB,满足高能效调制器的标准。

基于累加器结构的Delta-Sigma调制器的噪声分析

采用Delta-Sigma结构的调制器可降低锁相环路中小数分频时所产生的量化噪声对系统的影响。通过分析Delta-Sigma工作原理推导其噪声传输函数,得出增加Delta-Sigma调制器的阶数或增加过采用率均能减小量化噪声功率。累加器结构的3阶内插型Delta-Sigma调制器结构简单,可有效降低芯片面积,且内插型结构适合以尽量降低环路噪声为目标的设计。

多位数字delta-sigma调制器的设计

本文介绍了一个高信噪比的、用在24位44.1kHz采样率的音频数/模转换器(DAC)中的4阶15级量化的delta-sigma调制器(DSM)。在设计中,为了减少量化噪声,选用了奇数个量化等级;为了提高动态范围(DR),在设计噪声传输函数(NTF)时对零点进行优化,通过这些方法降低量化噪声和时钟抖动的影响。这个DSM的峰值信噪比(SNR)可以达到130dB以上,满足0.35μmCMOS工艺设计的音频DAC的系统要求。本文给出了这个DSM的MATLAB仿真模型及仿真结果,并在此基础上给出了电路实现结构。

用于电池电量测量的Delta-Sigma调制器设计

为使模拟-数字信号转换芯片能直接用于各种电池电量测量的系统中而无需另加电压转换芯片,在应用于Delta-Sigma结构的ADC(模数转换器)的调制器设计中,使用0.35μm CMOS的集成电路工艺,采用二阶单环的电路结构,在5V供电的工作电压下可达到的电压测量范围为1.4V至4.2V,测量精度为12位.因而采用此Del-ta-Sigma调制器的ADC可直接用于多种电池种类的电量测量,且具有制作成本低廉的特点.

一种高速宽带连续时间Delta-Sigma调制器设计

利用MATLAB SIMULINK工具设计了一款高速连续时间Delta-Sigma调制器.该调制器采用单环3阶4位量化带前馈结构,设计指标为14位精度、2MHz信号带宽.通过对积分器运放有限直流增益(DC gain)、积分器运放有限增益带宽积(GBW)、额外环路延时(ELD)等电路非理想因素进行建模,确定各非理想因素边界范围并提供电路级各模块设计指标.在UMC 180nm工艺下进行电路、版图设计及流片实现.量化器中设计采用了一款高速、高精度、低噪声、带预放大级的动态锁存比较器.调制器中采用一种低延时的动态元件匹配(DEM)结构来抑制DAC单元非线性失配对系统性能造成的影响.通过电阻RPI引入一条前馈路径来对额外环路延时(ELD)进行补偿.电路级前仿真达到13.5bit有效位数(ENOB),核心面积约0.1mm2,优值(FOM)约为220fJ.

适用于短波跳频通信的改进型Delta-Sigma调制器

针对短波通信中跳频技术(FHSS)的随机性、多频率性、瞬时性等特征,提出了一种适用于短波跳频通信的Delta-Sigma调制器,并用于构建频率自适应全数字发射机。在保留低频频谱特性的情况下,将优化过的低通Delta-Sigma调制器(LPDSM)与积分反馈(CIFB)拓扑结构级联,然后利用频率转换技术(FCT)进行变频操作,并根据载波频率实时调整带通(BP)DSM的调制度,调制器产生的高频数字信号将用于驱动高效开关功放。该改进型架构已经通过电路仿真验证,并在现场可编程门阵列(FPGA)中进行了实际电路的物理实现,为实现短波全数字发射机奠定了基础。

低电源电压超低功耗Delta-Sigma调制器

为了在低电源电压约束下实现delta-sigma模数转换器(ADC)的低功耗与高精度设计,提出基于开关型运放以及新颖DWA技术的delta-sigma调制器.其中的开关型运放仅工作于半周期相位,可以在低于1V的电源电压下正常工作,节省了系统功耗.调制器的积分器采用运放分享技术,以降低硬件开销.采用双向循环移位数据加权平均(DCS-DWA)技术,在抑制调制回路中匹配单元误差引起的非线性失真的同时消除了与输入信号相关的寄生音调,提高系统分辨率.提出的delta-sigma调制器在SMIC 0.18μm 1P6M工艺下流片,动态范围与峰值SNDR分别达94.6和92.5dB,芯片面积为0.72mm2.在0.9V电源电压下,测得系统功耗仅为56μW,品质因数(FoM)低至34.2fJ/c-step.结果表明,预期的主要设计目标均已实现.

误差反馈加抖型MASH 2-1-2结构Delta-Sigma调制器设计与实现

本文从DSM的线性模型入手,分析了其噪声整形原理,并详细介绍了新型MASH结构的逻辑实现方法。仿真结果表明:与传统或直接加抖型MASH结构相比较,新型MASH结构在谱线连续性及底噪都具明显优势。频率合成应用的实测结果显示:带内杂散优于-75dBc,相位噪声在测试频偏1kHz处可达-96dBc/Hz。

一种用于差分电容检测的电荷Delta-Sigma调制器的研究

研究一种用于差分电容传感器检测的电荷Delta-Sigma调制器结构.在该检测电路中不需要C/V转换电路,待检测的差分电容直接作为调制器环路的输入电容,差分电容的变化量首先被转换为变化的电荷,然后被调制成一位的数字输出信号.文章最后给出了一个二阶的Delta-Sigma调制器的行为级仿真结果.

一种采用斩波-稳零技术的低功耗Delta-Sigma调制器的设计

采用TSMC 0.18μm CMOS混合信号1P6M工艺实现了一种应用于信号检测系统的低功耗Delta-Sigma调制器.该调制器采用单环积分器级联反馈(CIFB)结构降低了电路的复杂度,并采用Chopper-Stabilization技术降低了系统的直流失调和1/f噪声,提高了电路的低频特性.调制器采用1.8V电源电压,整体功耗仅为2mW,版图尺寸1.25×1.3mm2.仿真结果表明,该调制器在50kHz信号带宽范围内,可以达到92dB的信噪失真比,99.3dB的动态范围和15bits的有效位数,满足传感器信号检测系统的要求.

过采样Delta-Sigma调制器原理及实现

随着超大规模集成电路(VLSI)技术的发展,基于过采样Delta-Sigma转换技术的ADC得到了飞速发展。本文重点对过采样Delta-SigmaADC技术中的Delta-Sigma调制器进行了研究,分析了一阶过采样Delta-Sigma调制器的原理和量化噪声,并推广到高阶。根据理论分析,设计了二阶过采样Delta-Sigma调制器电路,给出了与理论分析相同的仿真结果。

一种快速的连续时间delta-sigma调制器设计方法

提出了一种快速的连续时间delta-sigma调制器设计方法.该方法在设计初期就对性能、功耗和面积进行总体考虑和权衡,减少反复过程,达到快速设计的目的.使用该方法,在较小的功耗和面积的限制下设计了一个用于音频的三阶连续时间电流模式delta-sigma调制器,证明了该方法的正确性和有效性.

Delta-Sigma调制器在空间指向镜位置伺服系统中的应用

在目前的空间指向镜位置伺服系统中,数字控制器输出脉宽调制(PWM)的量化误差会导致指向出现小幅角度振荡,使得指向的稳定性降低,进而导致光学遥感成像质量发生退化。针对航天器工程实现的特点,将Delta-Sigma调制器引入到数控软件中,在不改变硬件电路与系统参数的前提下,显著的降低了输出量化误差对伺服系统的影响。Matlab仿真结果表明,该方法可使指向镜的指向角度振荡幅值衰减至原来的1/5以下,有效地提高了指向镜的指向稳定性。

高阶Delta-Sigma调制器噪声传输函数的设计

该文系统地描述了一种设计高阶delta-sigma调制器的方法,这种方法的优势在于不需要考虑稳定机制。该方法利用带外的增益和峰值信噪比的关系来判决最优的噪声传输函数,同时还讨论了DSM在稳定性和性能上的权衡。因此调制器传输函数的设计思路如下:首先找到NTF的带外增益、峰值信噪比和最大输入信号幅度之间的关系,然后在这个关系的辅助下就可以找到满足条件的NTF。

基于搜索算法的前传Delta-Sigma调制器优化设计

针对目前移动前传中使用的通用公共无线电接口(CPRI)技术频谱效率不高的问题,文章提出使用Delta-Sigma调制(DSM)技术作为一种新的前传接口。另外,针对高阶稳定Delta-Sigma调制器参数搜寻中计算复杂度过高问题,使用遗传算法对所使用的四阶Delta-Sigma调制器的结构参数进行了搜索优化,并将该优化结构参数下的仿真结果与原结构参数下的仿真结果进行了比较。在1 bit量化的情况下,使用优化参数的Delta-Sigma调制器增大系统传输容量的同时,平均误差向量幅度(EVM)从0.031下降到0.028;在2 bit量化的情况下,平均EVM从0.013下降到0.011。

高精度低电压低功耗的Delta-Sigma调制器设计

为应对集成电路工艺特征尺寸不断减小的趋势对高性能模拟电路构成的挑战,提出一种适用于数字音频系统的具有高精度、低电压、低功耗特点的开关电容delta-sigma调制器。器件采用2阶3位量化器结构,依靠运算放大器中的两级结构和Class-AB输出级提高低电压应用条件下的增益以及输出摆幅,同时降低整体电路的功耗。后端采用DWA算法模块降低多位DAC失配误差对系统系能的影响。采用0.13μm CMOS工艺实现器件的制造。经实验测试,在8kHz信号带宽范围内,调制器实现了88dB的动态范围和81dB的峰值信噪失真比,满足实际使用中的性能要求。

一种双模可配置Delta-Sigma调制器的设计

本论文提出了一种双模可配置Delta-Sigma(ΔΣ)调制器,该调制器可配置为两种结构:适用于低频高精度应用的3阶4比特量化的结构和适用于高频低精度应用的2阶4比特量化的结构.调制器在两种模式下复用了包括开关和电容在内的绝大部分电路模块,并采用了一种高效的运算放大器(OTA)结构和带有输入失调校准技术(IOS)的比较器结构,此外还引入了动态元件匹配(DEM)电路来减小电容失配的影响.本设计使用的是0.18μm的CMOS工艺,调制器在两种模式下分别可以达到77.1dB和108.9dB的峰值信号谐波失真比(SNDR),对应的输入信号带宽分别为1.25 MHz和39kHz,芯片的整体功耗为12mW.