基于DWC PCIE Core的数据传输系统设计

在铁路信号系统中,为有效减少铁路信号系统设备CPU资源占用率,设计一种基于DWC PCIE Core的数据发送与接收系统。该系统采用内嵌ARM Cortex-A9双核的FPGA开发板套件,利用FPGA的灵活性和可扩展性,采用可配置的PCIE硬核IP模块以及以太网硬核IP模块。该系统主要介绍Host PC与FPGA之间基于PCIE 2.0的DMA数据传输以及FPGA之间基于GMAC的以太网数据传输,通过PCIe总线、以太网基于DMA模块实现数据高速可靠传输。

卫星图像数据高速传输与处理系统的设计与验证

传统星上系统开发与研制通常是基于特定的专用宇航器件,这使得其开发周期长且可移植性较差。针对该问题,提出了一种基于Xilinx ZYNQ UltraScale+平台的ARM+可编程逻辑的解决方案。该方案用Vivado配置FPGA硬件架构,采用SDK(Software Development Kit)配置ARM实现两者数据交互。在整个系统设计中,通过集成在芯片内部的高速串行收发器和Aurora协议作为载体进行高速片间传输;采用自定义帧协议保证传输可靠性及安全性;采用AXI-Stream接口使其具有各类算法即插即用的灵活性;最后为验证本系统可以支持各类算法进行星上实时图像处理,通过在逻辑侧添加Sobel边缘检测算法进行验证。测试结果表明该系统图像数据传输无误码,星上串行高速传输速率较高,系统总体传输延时较低,且系统具有较强的算法通用性。

基于PCIE总线主模式DMA高速数据传输系统设计

介绍了一种基于PCIE总线主模式DMA高速数据传输系统的设计。该系统利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系统。实验利用自行开发的PCIE接口板实现了单字读写及DMA读写的传输方式,并在上位机软件界面上及Chip Scope中显示并验证了读写数据的正确性,经实验表明传输速率可稳定在400 MB/s左右。

基于DSP的PCI总线高速DMA数据传输

针对数据采集系统中的高速数据传输需求,利用TMS320DM642DSP芯片实现了PCI总线的DMA数据传输。介绍了TMS320DM642的PCI接口特性,以DM642作为PCI主设备控制并启动DMA数据传输,并给出了主DMA模式下数据传输系统的实现结构及工作流程。给出了主DMA模式下的PCI设备驱动实现。相较于其它PCI总线传输方式,该方案开发成本较低,且具有良好的PCI总线数据传输性能。

DMA传输方式下高速数据采集的DLL实现

数据采集设备与PC主机之间的高速数据传输有FIFO(先进先出)和DMA两种主要方式。为在Windows环境下实现基于DMA传输方式的高速数据采集,研究了一种DLL方法。首先介绍了DMA传输方式下高速数据采集的基本原理,接着在Windriver底层驱动平台上构造了一个高速数据采集DLL,包括用于数据采集控制和DMA控制器操作的多个函数模块,最后给出用户应用程序调用该DLL进行高速数据采集的详细方法。

高档PC机的DMA传输技术及其在数据采集中的应用

DMA传输是实现高速数据采集的重要手段，在高档PC机上用DMA方法采集数据时，将面临若干在保护模式下控制DMA传输的新问题，如DMA缓冲区物理地址的计算，DMA缓冲区地址的不连续，虚存导致的传输失败和高速缓存引起数据的丢失等．本文讨论解决它们的方法，并介绍在DOS环境下保护模式DMA数据采集程序的编写技巧．

主DMA模式下PCI总线数据传输的DSP实现

研究了基于PCI总线的DMA数据传输系统,着重描述了利用TMS320DM642DSP芯片实现PCI总线DMA数据传输的方法。以DM642作为PCI主设备控制并启动DMA数据传输,给出了主DMA模式下数据传输系统的实现结构及工作流程,并配合内存映射、双缓冲等方法,取得了良好的数据传输性能。

基于TMS320VC5402 McBSP串口的DMA方式数据传输的实现

在介绍 TMS32 0 VC540 2的多信道缓冲串口 ( Mc BSP)的基础上 ,分析了其控制寄存器的配置和工作过程 ,并给出了在直接存储器访问 ( DMA)方式下利用 Mc

光子相关计及DMA数据传输系统设计

:提出了一种实现双数据通道 DMA传输的新方法 ,并成功地应用于光子相关计中 ,得到了满意的实验结果 .并以 82 3 7DMA控制器为例 ,详细地分析了工作在命令传输方式的 82 3 7与外设、CPU之间的操作时序 ,提出了实现双数据传输方式的逻辑设计 ,拓宽了

一种分时控制数据转换和DMA传输的接口设计

在分析了A/D转换器工作及PC机数据传输过程的基础上,提出了一种分时控制数据转换和DMA方式传输数据的方法,并讨论了管理电路的工作过程、状态和时序。

基于ZYNQ的可配置高速数据传输系统设计

在数据传输领域中,数据传输量的高速增长,对数据采集和发送以及实时可操控性提出了更高的要求。为解决传统数据传输系统低速率和配置不灵活的问题,设计并提出了一种基于ZYNQ的可配置高速数据传输系统,以满足数据传输系统实时可配置和高速传输的要求。该系统以ZYNQ-7000芯片为核心进行硬件设计,使用C++和Verilog语言进行软件设计。可以通过PC端控制字命令进行配置,实现数据传输控制和以太网传输功能。通过与PC端进行的联机测试,所设计的系统能够实现对数据传输的控制,较好满足稳定性、灵活性以及高速率的要求。

基于FPGA的DMA数据传输系统设计

针对数字图像处理过程中的大量数据传输需求,设计了基于FPGA的DMA数据传输系统。上位机基于WinDriver驱动开发工具开发了DMA传输控制程序,下位机基于Xilinx PCIe IP硬核设计了DMA控制逻辑,实现了上位机控制命令发送、数据组包、FPGA端数据读写以及数据乱序重排。经测试该系统DMA写数据速率可达793 MB/s,为理论峰值的79%;DMA读数据速率达752MB/s,为理论峰值的75%,能高效地完成数据传输任务。

一种基于PCIE总线的高性能数据传输架构设计

为了提高数据传输系统中PCIE总线的带宽利用率,并且降低处理器端数据解析开销,增强通用性和可移植性,设计了一种高性能的PCIE DMA传输架构。对于常规的分散⁃聚集式DMA传输流程进行优化改进,将传输过程中所有必要的参数提前发送给FPGA,从而减少了传输过程中的交互开销。DMA传输参数均可由用户进行配置,描述符链表中表项内容可扩展。在传输数据过程中FPGA完成数据特征参数反馈,有助于处理器后续的数据解析。基于国产化的信息处理板完成了该架构的性能测试,测试结果表明该架构在传输效率上得到显著提升。目前该架构已成功部署于某型雷达国产化信息处理平台中,完成雷达中频数据的实时传输和处理,具有带宽利用率高、通用性强、资源开销小、报文易解析的优点,能够满足海量数据的高速传输及数据解析的需求。

MSP430采样数据与外设间的DMA传输

在MSP430的系统中有许多需要使用ADC采样,但由于单片机的运算速度有限,有时需要将采样数据传输到其它器件中进行处理。文中以MSP430F169与USB芯片PDIUSBD12实现DMA传输,其中定时器Timer模块控制ADC采样和传输过程的时序、DMA模块控制采样数据的传输,与普通的I/O操作相比,具有较高的数据传输能力。

ADSP Tiger SHARC101S数据传输的DMA实现

探讨了 ADSP Tiger SHARC10 1S的 DMA应用。介绍了该芯片的 DMA结构并实现了他以普通、链式和二维3种 DMA传输方式在 DSP与 DSP或其他外围设备之间进行的数据传输。

基于TMS320C6201的DMA数据传输优化

以一个实际的视频编码系统为背景,提出了基于TMS320C6201DSP芯片的3种DMA方式数据传输方案,并对3种方案进行了比较分析与实验。实验结果表明,3种DMA方案不仅具有较高的数据传输效率,而且对各类视频场景具有通用性。

DMA在JPEG编码数据传输中的低开销技术

随着图像、音视频数据的编解码从软件实现转向硬件实现,数据传输的效率以及DMA(Direct Memory Access)技术的性能显得越来越重要。以JPEG编码IP为例,针对多媒体数据存储特点以及编码IP内部存储缓冲区的结构特点,设计了减少内存开销和CPU时间开销的DMA技术。利用上述技术,将读取待编码数据所需的时空开销由O(N2)降至O(N),将写回已编码数据的时空开销由O(N)降至O(1)。

基于PCI总线控制器的DMA方式传输数据的实现

该论文描述了如何通过PCI总线对高速解调数据(100Mbps)进行实时存储。通过对PCI总:线的应用,使用PCI9054控制器和FPGA的互连来架构高速硬件。采用了PCI总线控制器的DMA方式传送数据。再通过DDK开发基于Windows2000的PCI总线驱动程序,保证了实现数据的高速传输,实现数据的可读性和完整性。

采用McBSP和DMA的数据传输

TMS320VC5410提供3个高速、双向、多通道带缓冲串口McBSP,它可以与C5410其它器件、编码器或其它串口器件通讯。直接内存访问(DMA)可以在内存和McBSP之间实现数据传输,而且不需要CPU的干预,它可以在片内存储器、片内外设和片外设备之间以后台运行方式传输数据,DMA有6个可编程的信道,可独立实现读写操作。

基于STM32串口的可靠数据传输系统研究

在嵌入式系统串口数据传输中,不定长数据传输及高低速外设数据交互是两个需要直面的问题,解决这两个问题是实现数据可靠传输的重要保证。因此,基于STM32串口设计可靠的数据传输系统,探索不同串口方式在不定长数据传输中的效果差异,并采用双向链表暂存数据的方式来保证高低速外设数据传输的完整性,获得了良好的测试效果。