电磁故障注入攻击对动态随机存取存储器安全性的影响研究

以探索电磁故障注入(EMFI)攻击对动态随机存取存储器(DRAM)的安全性影响为目标,该文使用电磁故障注入攻击平台对DRAM进行了扫描攻击,对出现的故障进行统计分类,随后基于DRAM的基本结构分析阐述了造成故障的机理,最后展示了通过电磁脉冲攻击DRAM对计算机系统的安全威胁。实验表明电磁脉冲在DRAM中既可以引起瞬时故障也可以引起持续性故障,且以多故障为主。分析发现,电磁脉冲故障攻击技术可以以低的时间和空间分辨率向DRAM的指定地址注入持续性故障。另外,该文成功地将持续性故障注入到了存储在DRAM中的AES-128程序中并破解了其密钥,证明了使用电磁脉冲对DRAM进行攻击能对计算机系统造成安全威胁,展示了DRAM安全性的研究对硬件系统安全具有重要意义。

三星电子宣布第一个50纳米1Gb动态随机存取存储器问世

据韩联社报道，三星电子宣布开发出了世界第一个50纳米1Gb动态随机存取存储器（DRAM）半导体。

1.25VRDIMM：动态随机存取存储器

三星电子推出采用30纳米级企业服务器1．25V16GBDDR3RDIMM（RegisteredDualInlineMemoryModule）产品。

动态随机存储器新动向

美国Rambus Inc.已策划出Direct Rambus DRAM规范,其目标是瞄准1999年度PC机主存储器市场。这是备有高速接口的DRAM(Direct Rambus DRAM)规范,美国Intel Corp.将于1999年投放市场的PC机用外围LSI电路里,决定嵌入Direct Rambus DRAM的接口电路。世界著名的DRAM厂家有13家鉴于此情,纷纷领取Direct Rambus DRAM生产许可证。

钛酸锶钡材料应用于超高密度动态随机存储器的研究

铁电钛酸锶钡材料具有十分优越的介电性能 :高的介电常数 ,较低的介电损耗 ,好的绝缘漏电性能 ;而且 ,通过调节材料中的Ba/Sr成分比 ,可改变材料的居里相变温度TC,以满足特定应用环境的温度需要 ,在超高密度集成的动态随机存储器 (DRAM)方面表现出广阔的应用前景 .文章概括介绍了BaxSr1-xTiO3 薄膜材料在DRAM应用中已取得的最新研究进展 。

一种成本更低的全新静态DRAM存储单元

Kilopass研发出了一种全新的静态随机存取存储器（static RAM）存储单元，可被用作DRAM存储单元。它被称为垂直分层晶闸管（Vertical Layered Thyristor）存储单元，或简称VLT存储单元。这种单元存储的内容是静态的，因此不需要刷新。它可以使用现有晶圆工厂中的设备来制造，无须使用新的材料或工艺。VLT器件不仅性能良好，且比传统DRAM更加经济。在接下来的讨论中，我们会先简单介绍VLT存储单元，然后在成本构成的各个方面与传统DRAM进行比较。

三星电子首次在世界上开发出144兆动态随机存取存储器总线芯片

三星电子已经开发出144兆动态随机存取存储器总线芯片,它作为关键的存储器芯片在世界市场上出现,尚属首次。 动态随机存取存储器芯片把数据处理的速度增加了10倍以上,达到900兆赫至10千兆赫,相当于每秒处理12.8万份报纸的速度。

美国研发出加密硬件可以确保非易失性存储器应用安全

采用非易失性主存储器（NVMM）为主存的计算机会大大减少计算机的开机时间，提升存储能力，而且非易失性存储器在断电后仍能存储数据，因此拥有巨大的应用潜力。但是，NVMM即使有切断电源后，存储内容也不会消失仍然继续保持。使用传统动态随机存取存储器（DRAM）为主存的计算机在关闭后无法存储数据，

DRAM存储市场仍无反弹迹象

美国肯沃公司（Converge）日前表示，目前尚无迹象显示，在DRAM（动态随机存取存储器）的价格今年9月创下新低后市场会出现反弹。肯沃公司是全球最大的电子元器件、计算机产品和网络设备独立分销商之一。

存储器:PC机的宝贵资源

本文将介绍计算机存储器如何工作。你无需电子工程师的水平就能理解。

海力士半导体DRAM产品获得ISi的Z-RAM存储技术授权

Z-RAM高密度存储知识产权（IP）开发商Innovative Silicon Inc（ISi），与海力士（Hynix）半导体有限公司8月13日宣布：海力士已经同意在其动态随机存储器（DRAM）芯片中采用ISi的Z－RAM技术。采用Z－RAM的DRAM将使用一种单晶体管位单元，来替代多个晶体管和电容器的组合，这代表了自上世纪70年代初发明DRAM来，基本DRAM位单元实现了首次变革。

海力士研发出40纳米级存储器芯片

南韩海力士半导体公司（Hynix Semiconductor）日前宣布，已使用最细微技术研发出全球密度最高存储器芯片。海力士这种崭新的“DDR3DRAM”（DDR3动态随机存取存储器）芯片采用的技术能让互联线相距仅40纳米，细微度是目前产品的1／5。

面向高性能众核处理器的超频DDR4访存结构设计

从高性能众核处理器的多路DDR4嵌入式工程应用出发,设计一种高密度DDR4串推互连结构,提出一种基于不同激励码型的仿真分析方法。采用双面盲孔印制板工艺折叠串推访存结构设计,解决地址组信号概率性出错问题。在压力测试环境下实测读/写信号波形良好,支持信号超频可靠传输,标称2666 Mbps的DDR4存储颗粒可以在3000 Mbps速率下长时间稳定运行。已在神威E级原型机等多台套大型计算装备研发中得到规模化推广应用,产生了良好的技术效益。

DRAM芯片的最新研制进展与发展趋势

介绍了动态随机存取存储器(DRAM)的最新制造技术、0.1μm特征尺寸理论极限的突破和相关新技术的进展,并展望了3种非易失性随机存取存储器(NVRAM),如FRAM、相变RAM、MRAM和BiCMOS技术的开发前景与发展趋势。

高速DSP与SDRAM之间信号传输延时的分析及应用

在高速数字电路设计中,信号在印刷电路板(PCB)上的传输延时对于电路的时序影响已不容忽视。详细分析并推导了高速数字信号处理器(DSP)与同步动态随机存取存储器(SDRAM)之间各信号的传输延时约束关系;通过一个实例,给出了应用约束条件的具体方法。

动态随机存储器的故障溯源

多种来源的漏电流和寄生电容会引起DRAM的故障,在DRAM开发期间,工程师需仔细评估这些故障模式,当然也应该考虑工艺变化对漏电流和寄生电容的影响。从20n m技术节点开始,漏电流一直都是动态随机存取存储器(DRAM)设计中引起器件故障的主要原因。即使底层器件未出现明显的结构异常,D R A M设计中漏电流造成的问题也会导致可靠性下降。漏电流已成为D R A M器件设计中至关重要的一个考虑因素。

一种基于电路简化的DRAM逻辑参数提取方法

提出了一种动态随机存储器(DRAM)逻辑参数提取的新方法.利用DRAM在给定一组输入激励波形时只有部分存储单元是活动的以及电路结构很规整的特点,通过去掉不活动存储单元及合并活动Bit线上的负载来简化电路.提出了DRAM逻辑的激励波形生成等算法,减少了逻辑参数提取过程中引入的人为误差.研究表明,新方法能够很好地保持电路原有的功能特性和电气特性,基于此方法测得的逻辑参数有较好的精度,并大大加快了提取速度.

基于二维数据DRAM访问的缓冲管理器设计

根据DVD数据处理速度的要求和纠错数据块的特征,提出一种基于数据重排的数据访问管理方式,实现高速高效DRAM访问的数据缓冲管理器设计,达到比较高的RS PC行和列译码速度,以实现全程流水线处理的RS PC译码器设计.本设计采用MT4 8LC8M 16A2 ,可以达到二维数据访问方式,其DRAM带宽80Mbyte×16bit/s ,满足RS PC译码4 0Mbyte/s码字处理的缓冲要求,该设计为其他二维结构数据的DRAM访问提供一种可供参考的设计方法,具有很好的实用性.

纳米环磁性隧道结及新型纳米环磁随机存取存储器的基础研究

磁随机存取存储器属于新兴学科《自旋电子学》研究领域，也隶属于半导体和微电子学与磁学的前沿交叉学科领域。研发基于电子自旋内禀属性的一系列自旋电子学器件，可大大促进科学和技术的进步与发展。与传统的静态及动态随机存储器（SRAM＆DRAM）相比，磁随机存取存储器（MRAM）具有数据非易失性、低功耗、读写速度快、使用周期长和防辐射等综合优点，

光域存储技术及其应用最新研究进展(本期优秀论文)

光域存储能够为光信号提供光域内的存储而不需经过光-电-光的变换,光域存储技术及基于光域存储的各种全光处理器件成为研究的热点。对准光存储、利用光波导介质和色散介质实现的光域存储技术近两年的最新发展及应用做了论述。