TERRA集群DSP Core平衡算法

TETRA系统基于DSP的硬件平台中,信道编码需要大量的运算,而且需要在1ms以内完成。为了改进DSP core的利用率,文章提出一种改进的算法,该算法基于MPR,对于已分配好的编码字在做新的分配之前,进行简单的core调整。论文描述了算法的实现以及如何分配PDSCH资源,与固定的资源分配的方法相比,对一些多用户多流模拟结果显示DSP core利用率得到了改进。

基于FPGA和多核DSP的雷达信号处理架构设计

本文首先列出了信号处理系统开发设计流程,然后根据设计参数分析算法和硬件平台的选择。文中重点分析了多核DSP中算法数据流传输与划分,核间通信与同步。最后给出了多核DSP的存储空间和传输时间以及计算时间的分析。

基于多核DSP上下文环境备份与恢复方案的设计与实现

在软件定义计算体系架构中,DSP作为一种常用的硬件资源,势必向虚拟化发展,以便最大化发挥其效能。提出了一种多核DSP上下文环境的备份与恢复的方案,以核0为控制核心,通过合理地内存分配以及读写操作,完成对其余核心在计算过程中的各状态,如寄存器状态、堆栈状态、数据状态以及程序状态的保存与写回,实现了其从计算任务M切换到计算任务N,待N完成后再切换回M继续执行的功能;使用TI公司66AK2H14对方案作测试,验证了其可行性。该方案对多核DSP硬件资源的灵活应用提供了实际的方法和经验。

基于DSP的海上红外小目标检测系统设计

针对海天背景下红外小目标检测实时性低的问题,文中结合DSP硬件特征、算法需求和系统要求,提出一种以多核DSP为核心处理器的红外小目标检测系统实现方案。区别于常规的串行处理方式,该方案采用DSP双核流水处理的软件架构,将海天线检测算法和红外小目标检测算法分别运行在DSP的核1和核2,实现两套算法的并行处理;并通过核0主程序的调度实现海上红外小目标检测功能。在此基础上,采用查找表替代实时计算系数、优化计算过程最大化减少指令流水被打断、软硬件并行处理减少软件负载等方法对软件进行优化,提高软件效率。最后,在红外检测跟踪系统中对实时性和准确性进行应用验证。结果表明,所设计系统处理640×512的红外图像耗时小于25 ms,满足海上红外小目标实时检测的要求。

基于多核DSP的矢量高效QR分解技术

以多核数字信号处理器(Digital Signal Processor,DSP)作为计算节点的多核DSP集群系统成为一大发展趋势。当前阶段,由于多核DSP内核硬件资源利用不充分与访存带宽限制,峰值性能与实际性能间存在鸿沟。基于C66x内核丰富的指令集架构以及运算指令编排原则,结合编译器提供的汇编信息,设计并优化了QR分解算法,在充分挖掘DSP单核性能极致的同时减少了矩阵分解的计算时间。根据掌握的优化技术,设计并实现基于多核DSP集群系统的大规模并行QR分解模型,并在分布式计算框架上完成了分解任务。分析结果表明,优化后的QR分解计算效率以及C66x单核硬件资源使用率均提升了二十余倍,随着待分解矩阵规模的成倍增加,多核DSP集群相比于单核的计算性能提升也愈加明显。

多核数字信号处理卷积算法并行优化

针对国防科技大学自主研发的异构多核数字信号处理(digital signal processing, DSP)芯片的特征以及卷积算法自身特点,提出了一种面向多核DSP架构的高性能多核并行卷积实现方案。针对1×1卷积提出了特征图级多核并行方案;针对卷积核大于1的卷积提出了窗口级多核并行优化设计,同时提出了逐元素向量化计算的核内并行优化实现。实验结果表明,所提并行优化方法实现单核计算效率最高能达到64.95%,在带宽受限情况下,多核并行扩展效率可达到48.36%~88.52%,在典型网络ResNet50上的执行性能与E5-2640 CPU相比,获得了5.39倍性能加速。

一种面向多核DSP的小容量紧耦合快速共享数据池

该文结合片上便笺式存储器(SPM)的结构特点,提出了一种面向异构多核DSP的新型小容量紧耦合共享存储结构——快速共享数据池(FSDP).FSDP在存储层次上与一级Cache平行,可以被访存指令直接访问,采用多体并行的结构、交叉访问模式和基于硬件信号灯的自动同步机制,支持多个DSP核的并行访问与快速的核间数据交换,两核之间交换单个数据只需4拍.该文构建了FSDP的模拟模型,并进行了RTL级设计实现和分析.多种典型测试程序的验证表明,FSDP对于DSP核间细粒度共享数据的传输具有很高的效率,相比同类的VS-SPM结构能够将程序性能提高37%,与传统的共享数据Cache结合使用能够将异构多核DSP的性能提高13%.

一种嵌入式DSP核的设计及FPGA验证

设计了一个4级流水线的16位定点DSP核。该DSP核支持151条指令,除了执行返回指令需要两个机器周期外,其他指令都在一个机器周期内完成。该DSP核用Altera公司的Cy-clone EP1C12Q240C8 FPGA器件实现,可工作在18.6 MHz。基于Altera公司的FPGA集成开发环境QUARYUS II和FPGA开发板,对该DSP核进行了FPGA验证。结果表明,该DSP核能正确地执行各条指令,并能完成IMA ADPCM的编解码功能。

基于FPGA和DSP的气体超声流量计驱动和数字信号处理系统

采用FPGA+DSP双核芯结构,研制气体超声流量计驱动和数字信号处理系统。利用FPGA很高的工作频率和丰富的内部资源,实现高速DAC和ADC的驱动控制和数据存储;利用DSP的高速运算能力,实现数字信号的实时处理。针对利用正弦波驱动产生的超声波回波信号,基于实验数据统计,提出跟踪回波信号峰值的可变阈值法,准确地提取特征波,有效地克服了噪声的影响,扩展了量程比。气体标定实验结果验证了方法和系统的有效性。

互相关跟踪算法的多核DSP快速实现

针对光侦系统的目标快速跟踪问题,提出了一种用多核数字信号处理器(DSP)高效实现归一化互相关(NCC)跟踪算法的方案。该方案充分利用德州仪器(TI)最新的6678 DSP的资源和特性,大大提高了跟踪算法实现效率。首先通过增加CPU内核对高速缓存(CACHE)控制器的刷新和失效,解决了多核按照可缓存的方式共享图像数据时出现的存储器一致性问题;其次利用CACHE数据预取机制对相关系数NCC的计算方法做了改进,优先访问同一条CACHE线中的图像数据,使效率提升15%以上;最后提出一种多核间并行计算的机制,通过在从核上设置代理任务来处理主核的并行计算请求并反馈计算结果,8核加速比达到7倍以上,优于开放多处理(OpenMP)标准的效果。该方案在100FPS高帧频舰船目标跟踪系统中运行稳定且可以应用于其他需要快速跟踪的场合。

华睿DSP软件体系架构研究

结合华睿DSP现状及其发展路线,分析了现有软件体系架构中的不足,结合软件的可扩展、可移植、可跟踪等应用需求,设计了层次化的软件体系架构。着重介绍了可视化多核并行开发环境、运行管理层、中间件层、支撑软件层的技术方案。软件架构各层次之间相对独立,耦合度低,并采用符合国际标准规范的开放接口,保证了软件架构的可扩展、可移植能力,建立了完善的DSP软件体系,为华睿DSP的推广应用奠定了基础。

大点数FFT算法C6678多核DSP的并行实现

随着数字信号处理平台发展趋向大计算量、大带宽、高集成度的特点,单核DSP器件渐渐不能满足日益增加的复杂度及实时性要求,多片处理器并行处理的模式将逐渐被广泛应用。基于TI推出的高性能8核处理器TMS320C6678,以大点数FFT算法分解及并行实现为例,介绍了多核DSP的KeyStone架构特点,多核处理器的任务管理和分配方式,快速内存访问EDMA的实现以及核间通信(IPC)机制。最后对算法结果及算法的实时性能进行分析,该算例说明TMS320C6678多核DSP具有卓越的运算性能。

基于CostarⅡ的异构多核DSP设计与实现

基于CostarⅡ DSP内核设计并实现了一种高性能的嵌入式异构多核DSP.该设计集成了四个DSP内核和一个RISC处理器内核;每个内核均拥有自己的私有存储器;所有内核共享具有多体并行存储结构的数据存储器;四个DSP内核使用可配置的共享程序存储器;各内核之间拥有邮箱、信号量及中断等多种同步与通信机制.为了验证该设计,在该系统上测试了JPEG解码算法,并通过了FPGA验证.测试结果表明,该设计具有编程模式简洁,易于提高任务执行的并行度的优点.

计算高度密集型应用在异构多核DSP上的运行方法研究

研究实现了计算高度密集型应用在异构多核DSP上运行的方法.即利用存储在RISC核外设总线上的FLASH中的应用程序,通过异构多核DSP目标板加电,自动加载到RISC核RAM执行,该应用程序将计算高度密集型应用的DSP程序加载到DSPs核上,并利用RISC核向DSPs核点火执行.主要介绍了异构多核DSP中的RISC核和DSP核的复位、启动方法,DSP核的多种冗余降级工作模式,详细分析了RISC核控制DSP核的原理及操作方法.提出的运行方法完整有效,为相关的研究人员打下了良好的基础.

DSP+FPGA折反射全景视频处理系统中双核高速数据通信

对于嵌入式折反射全景视频处理系统,由于计算量大,一般采用多处理器协同的结构,但在该结构下多个处理器之间需要进行高速的数据通信。该文提出一种基于DSP+FPGA架构的双核高速数据通信方法,该方法通过基于地址总线的控制指令编码解析方法协同双核工作,通过逆向波形分析和基于乒乓缓存的间接DMA通信方式,实现DSP与FPGA之间的双核DMA数据通信。实验结果表明,使用上述方法实现的DSP与FPGA之间数据通信速度高达585MBps。

基于多核DSP的超声成像处理算法的并行实现

基于TI公司的多核DSP-TMS320C6678对黑白超声成像的中端(Mid-End)处理算法进行并行设计与实现。介绍了多核DSP编程实现算法所用到的关键技术:程序并行设计与第三代增强型直接内存存取(EDMA3),并重点分析了核间通信技术。根据算法的特点选用数据流模式对其进行了任务规划并分配到3个DSP核上执行,核间通信采用消息队列方案。实验结果证明了采用消息队列方案进行核间通信、实现多核并行的有效性。

基于TMS320C6678的多核DSP上电加载技术

对于多核DSP应用技术来说,BootLoad技术是一个关键点,也是应用难点之一。针对8核高性能DSP——TMS320C6678的根配置问题进行了研究,包括上电加载过程,单核和多核的emif NOR-FLASH存储器的映像文件的产生,二级加载器的编写和FLASH编程器的构成等。其中,关键是在多核映像文件中,将辅助核的入口地址作为特殊数据来处理,使其他核触发更容易,这也是其他文献未涉及的。该项技术已经用在某图像处理系统中。

光纤实时传输的多核DSP图像处理系统(英文)

为解决光电经纬仪上高速率、高分辨率实时图像传输及处理瓶颈问题。本文提出了基于光纤传输的实时图像处理平台体系架构思想,设计了以FPGA+多核DSP结构的图像处理单元,实现高速实时图像经光纤传输至处理单元。在此基础上,开发了自定义的光纤图像传输协议。利用该协议,使得图像处理系统与各个分系统之间的光纤互联,以及高速实时图像光纤传输至显示子系统,处理子系统和记录子系统。本文阐述了系统总体结构思想,系统硬件原理设计和软件设计,并对其中的图像光纤传输协议设计,多核DSP处理单元设计等进行详细介绍。搭建了实验测试平台,通过实验平台对系统进行测试和分析。实验结果表明,实时图像在光纤上进行3.125Gb/s、在FPGA与多核DSP之间进行3.125Gb/s速率上传输,系统稳定、可靠、误码率低,且具有处理能力强、抗电磁干扰性能强等优点,并已应用到实际工程项目中。

ARM+DSP嵌入式系统BootLoader在LTE中的实现

选取基于ARM+DSP双核系统的C6A8168为硬件平台,根据TD-LTE系统中的设计要求,介绍了基于ARM+DSP的嵌入式双核系统从系统上电到双核完全启动的BootLoader设计和实现,包括从中断向量表的建立、主处理器启动到进入应用程序的整个过程,并重点阐述了基于ARM+DSP双核非对称架构与传统的单核处理器的BootLoader的异同。经验证,本BootLoader在实现ARM+DSP双核系统启动的同时满足了TD-LTE射频一致性系统的要求。

多核DSP芯片C6678引导过程的研究与实现

多核数字信号处理(DSP)芯片给信号处理能力带来了质的提升,TI公司推出的TMS320C6678是一款具有代表性的高性能多核DSP芯片。引导技术是DSP应用的关键技术之一。C6678有着丰富的外设接口,可选择多种引导设备,同时由于多核的存在,引导过程变得更为复杂。文中对C6678的引导方式进行了透彻的研究,介绍了C6678多核引导过程的具体实现步骤,对C6678引导程序的开发提供了实际的方法和经验。