基于DSP-Builder的直接数字频率合成器(DDS)的设计

直接数字频率合成器(DDS)具有较高的频率分辨率,可以实现快速频率切换,在频率改变时能保持相位连续,很容易实现频率、相位和幅度的数控调制。

基于FPGA的类脑神经元仿生电路设计与实现

随着现代社会进入信息化与智能化时代,神经形态计算以高度的并行、极低的功耗和存算一体的特征受到了广泛的关注。本文着眼于未来神经形态器件和类脑智能的发展需求,对建立全数字电路的类脑计算硬件系统展开研究,以脉冲神经网络H-H(Hodgkin-Huxley)神经元模型为研究对象,将DSP Builder平台与Quartus平台相结合,设计出H-H神经元模型的数字电路,并对其进行了性能测试。结果表明,基于现场可编程门阵列(FPGA)硬件设计的神经元数字电路其工作特性与理论仿真结果高度一致,具有良好的生物特性,为建立类脑计算硬件系统提供新思路。

DDS的FPGA实现

采用Dsp_Builder建立DDS模型,然后由QuartusII5.1软件识别从signal complier转换过来的VHDL项目文件,并将该项目文件下载到FPGA芯片中以实现DDS.

基于FPGA技术的混沌系统设计与实现

以经典的Lorenz系统为研究对象,利用FPGA数字信号处理技术实现Lorenz混沌系统,减少了外界因素的干扰.首先,对Lorenz连续系统的方程进行分解,得到离散化状态方程,接着基于DSP-Builder软件开发平台获得系统的电路模型,该模型可直接转化为VHDL语言;其次,采用硬件描述语言(Verilog HDL)直接编程的形式,对系统进行验证,并从示波器中观测到Lorenz系统的混沌波形.通过比较上述2种实现混沌系统的方法,总结其优缺点及适用范围,为进一步利用FPGA实现一类非线性系统及相关领域的研究提供实用的方法.

LMS自适应滤波器FPGA实现的新方法

针对用数字信号处理器(DSP)实现的自适应滤波器处理速度低、抗干扰性差和编写底层HDL代码用现场可编程门阵列FPGA实现开发效率低的缺点,该文利用最新DSP Builder工具建立了基于最小均方误差(LMS)算法的8阶二进制频移键控(2FSK)信号去噪自适应滤波器的模型,在EPF10K100EQC208-1器件上设计出了处理速度为36.63 MHz的8阶自适应滤波器,其速度是通过编写底层VHDL代码设计的自适应滤波器7倍,是采用DSP通用处理器TMS320C54X设计的自适应滤波器的25倍。

嵌入式局部放电检测系统的数字滤波器设计

为较好地抑制来自电源的干扰和连续周期性干扰,提高系统的稳定性和抗干扰性能,介绍了在基于FP-GA的嵌入式局部放电信号检测系统中,对周期性正弦干扰进行抑制的新方法。根据FIR数字滤波器的原理,利用Simulink和DSP Builder构建了FIR滤波器的仿真计算模型,利用Matlab数字滤波器设计工具得到模型参数,对混叠高、低频干扰信号以后的放电信号进行滤波,达到预定的滤波效果后再将模型转化成能应用在嵌入式系统中的硬件描述语言。仿真结果验证了基于Simulink和DSP Builder设计硬件数字滤波器方法的可行性。和传统的设计方法相比,本文所给出的设计方法简化了开发流程、缩短了开发周期。

基于改进DDS技术的FPGA数字调制器研究与实现

提出了一种基于改进直接数字频率合成(DDS)技术的现场可编程门阵列(FPGA)数字调制器设计与实现方法。该方法首先对DDS技术进行改进,然后再利用这种改进的DDS技术在Matlab/DSP Builder环境下建立现场可编程门阵列(FPGA)数字调制器的设计模型。通过对二元频移键控(BFSK)的仿真实验表明,使用这种改进DDS技术的FPGA数字调制器实现方法建立的模型进行算法级和寄存器传输级(RTL)仿真,不仅能验证模型的正确性和有效性,且还简化系统的硬件电路,节省系统资源,提高系统的可靠性与灵活性,最终达到成本低,修改方便,快速产生多种模式数字调制信号的目的。

应用FPGA和小波变换提取局部放电信号

小波变换是抑制局部放电中强干扰信号的有效工具,然而其巨大的计算量制约了它在局部放电在线监测中的现场应用。FPGA(Fielded Programmable Gate Array)器件兼具并行、串行的工作方式,有较高的并行计算能力,在现场数字信号处理领域具有较高的实时性。在分析了局部放电信号和白噪声的特点后,提出折衷小波包硬阈值变换算法。根据该算法,以DSP Builder为平台,模块化地设计出基于FPGA的流水线结构。从模拟现场信号中提取局部放电信号的实验结果表明系统可行。实际局部放电现场信号的处理结果表明,系统能较好的提取局部放电信号,同时满足了的实时性要求,在变压器的局部放电信号在线检测等领域具有一定的工程应用价值。

基于FPGA的卡尔曼滤波器的设计与实现

采用 FPGA 硬件实现卡尔曼滤波器,解决了采用 DSP 软件方法实现存在的并行性和速度问题。以基于 FPGA 的数据采集系统为硬件平台,根据模块化设计思想,采用 VHDL 编程实现ADS8364芯片控制模块,利用 FPGA 的系统级设计工具 DSP Builder 设计卡尔曼滤波器模块,给出模块的软件仿真结果并完成整个系统的硬件验证。结果证明了设计的正确性,同时表明采用 DSP Builder使卡尔曼滤波器的 FPGA 硬件实现更加简单,速度更快。

基于DSP Builder的通用调制信号发生器设计

介绍了基于2ASK,2FSK,BPSK,MSK和64QAM等多种通用调制器的调制原理,并提出了一种基于DDS技术的调制方式,然后在DSP Builder上进行系统设计与仿真,经验证该系统可以成功实现多模式信号调制功能,并且具有较好的可扩展性和灵活性。最后用FPGA实现,并用SignalTapII进行硬件验证。

基于FPGA的抗混叠FIR数字滤波器的设计与实现

提出了基于FPGA的抗混叠FIR数字低通滤波器的设计与实现.利用Matlab和FDATool设计并确定FIR滤波器的系数,通过Altera DSP Builder和Matlab/Simulink完成滤波器模块的设计和仿真,DSP Builder可将设计好的滤波器模块直接转换成在FPGA上实现滤波器所需的VHDL语言,并在Quartus Ⅱ平台上进一步完成该滤波器的仿真和FPGA实现.最后对叠加有混叠频率成分的的电网电压信号进行滤波仿真,结果表明,滤波器符合设计要求.这种利用DSP Builder将Matlab和Quartus Ⅱ设计工具结合起来进行FIR数字滤波器设计的方法简单有效,所生成的滤波器模块可移植性好.

静态背景差分运动目标检测研究

为解决传统运动目标检测算法在硬件实现上存在实时性差、开发过程复杂的问题,利用DSP Builder工具,在FPGA上实现静态背景下运动目标检测算法。结合FPGA并行计算的特点,采用模块化设计思想,按照背景差分、阈值分割和质心提取的流程搭建各算法模块。实验结果表明,该设计可以有效地检测动态目标,满足嵌入式系统对实时性的要求。

基于数字信号处理的干涉型光纤传感器检测系统的研究与设计

本文基于数字信号处理技术,对干涉型光纤传感器数字检测系统进行研究与设计.分析了合成外差解调算法的基本原理,描述了检测系统的整体构架.重点讨论了采用DSP Builder技术对解调部分的设计,实现解调算法的数字信号处理和智能化数据传输接口并行工作,使系统实时、线性地跟踪到被测信号.通过实验测试,该解调系统的工作频带约为10 Hz^1kHz,具有较好的抗干扰性.

基于FPGA的相控阵雷达波控系统设计

为了解决目前相控阵雷达波控系统的处理速度问题,提出了一种基于FPGA的雷达波控系统设计方法。阐述了如何利用DSP Builder设计波控系统运算模块,并对设计过程中关于资源优化和算法改进等问题进行了详细介绍,最后通过对仿真结果深入分析和对比发现,该系统完全满足现有大型平面相控阵雷达波控系统的速度要求,具有一定的普适性和推广价值。

混沌吸引子的DSP Builder设计方法

为了克服模拟电路混沌系统设计易受外界条件影响,提出了一种基于DSP Builder设计混沌吸引子的方法。以整数阶Jerk混沌系统为例,采用一阶数字差分算法使混沌系统离散化,利用Matlab/Simulink中的DSP Builder工具箱设计了一个混沌电路模型。仿真结果表明,DSP Builder下与Matlab下仿真结果基本一致,这为混沌系统的数字化设计提供了新的思路。

基于FPGA的FIR滤波器设计方法的研究

介绍了应用流水线技术、分布式算法对FIR滤波器在FPGA硬件实现上的优化设计,并以Altera公司的DSPBuilder为例,详述了采用新一代DSP辅助设计工具,将MATLAB的Simulink环境和FPGA开发工具组合在一起,进行DSP设计的通用流程。

基于DSP开发工具的自适应滤波器

针对传统方式开发的自适应滤波器效率低、难度大的缺点,利用DSP Builder,设计出了基于延时最小均方(DLMS)算法的16阶系统辨识自适应滤波器。仿真与测试表明了设计的正确性,并在CycloneⅡ系列FPGA芯片上完成了硬件验证,滤波器最高频率达到82.07 MHz,数据吞吐量显著提高。

基于FPGA的USB激光打标控制系统设计

主要研究了基于USB总线,以FPGA为主控单元的振镜扫描式激光标记控制系统,对其工作原理进行了阐述并对其外围硬件架构以及FPGA内部硬件架构进行了分析设计,并利用FPGA的DSP开发工具DSPBuilder对曲线插补算法进行了算法建模设计,通过仿真分析验证了在FPGA硬件实现该算法的可行性和实用性。本系统还可以通过U盘读入原始打标数据,对其进行数据处理后完成对振镜的控制,为实现脱机标刻奠定了基础。最后对激光标记控制系统进行了实际测试,结果表明,该系统可以实现实时、高速、高精度的激光标记。

基于FPGA的高集成度超声波相控阵激发系统

近年来超声相控阵检测技术正逐渐成为国际无损检测领域的研究热点之一。目前国内外的超声相控阵系统结构复杂、集成度较低。基于FPGA技术,将系统延时算法模块与时序控制模块进行单片集成,基于串行发射方式提出了一种在单片电路上实现多通道相控阵超声发射系统的设计方案,从而提高了系统硬件集成度。运用DSP Builder完成了延时算法的运算及测试。利用数字波形发射方式使得激励信号参数及相位延迟任意可调,实现了高精度的延时控制,提高了缺陷检测的分辨率和信噪比。系统主要包括信号发生模块、信号调理模块及接收模块。试验结果表明:该系统工作性能稳定,延时精确度高,对超声相控阵发射系统的优化具有重要的意义。

基于FPGA的空间矢量脉冲宽度调制发生器设计(英文)

采用自顶向下的设计方法,设计出一种新的基于FPGA的空间矢量脉宽调制发生器。通过设置逻辑判断子模块,调制发生器能有效地处理过调制。通过利用宏功能,空间矢量脉宽调制发生器的一些子模块能完成更为有效的逻辑综合与器件实现。该脉宽调制发生器的实现结构紧凑,时序逻辑简单,能方便地设置开关频率,且能灵活调整死区时间,以适用于不同的应用场合。基于MATLAB/SimPowerSystems与Altera DSP Builder的集成开发环境,设计出一个FPGA实验平台(硬件环仿真平台),并通过硬件环仿真对所设计的空间矢量脉宽调制发生器进行验证。实验结果表明了设计策略的有效性。