长向量处理器高效RNN推理方法

模型深度的不断增加和处理序列长度的不一致对循环神经网络在不同处理器上的性能优化提出巨大挑战。针对自主研制的长向量处理器FT-M7032,实现了一个高效的循环神经网络加速引擎。该引擎采用行优先矩阵向量乘算法和数据感知的多核并行方式,提高矩阵向量乘的计算效率;采用两级内核融合优化方法降低临时数据传输的开销;采用手写汇编优化多种算子,进一步挖掘长向量处理器的性能潜力。实验表明,长向量处理器循环神经网络推理引擎可获得较高性能,相较于多核ARM CPU以及Intel Golden CPU,类循环神经网络模型长短记忆网络可获得最高62.68倍和3.12倍的性能加速。

一种基于异构处理器的可动态布署设计与实现

针对卫星支持的多种生活服务需求实时切换、资源灵活智能调用需求,基于无线广域信号服务异构处理器,设计了一种即时高效、动态切换部署处理器功能的方案。通过对大资源FPGA及多片8核DSP多种功能定制结合动态部署设计,实现实时动态可重构处理器系统功能,将5种FPGA应用结合2种DSP应用程序动态组合,配合各功能任务架构需求重建控制、数据链路,完成多任务智能切换。

基于DSP2812定点处理器的大整数除法算法实现

针对DSP2812定点处理器由于处理器自身硬件字长限制,导致数据运算溢出或精度损失问题进行了大整数四则运算算法研究。借助于字符串大整数基-2存储和字符串四则运算,有效解决了DSP2812处理器上的64位除法运算,算法时间和空间复杂度较低,运算效率高。

基于DSP高速信号处理器的空间电压矢量PWM技术的研究与实现

本文详述了空间电压矢量 PWM的原理 ,并对每一扇区矢量作用时间进行推导 ,最后在 TI公司生产的TMS3 2 0 F2 40 DSP高速信号处理器上进行了实现 。

数字信号处理器(DSP)结构设计及发展趋势

高速信息化的时代需要更高性能的数字信号处理器(DSP),以满足网络通信和3G移动通信等方面的要求。该文分析了早期DSP处理器的结构特点和当今最先进的体系结构,结合应用背景着重探讨了不同DSP体系结构和它们各自的优势和劣势,在研究了数字信号处理新应用领域的特点后,根据今后的半导体制造工艺和微处理器体系结构设计的发展,指出了DSP处理器在微结构设计方面的发展趋势。

DSP处理器循环寻址和位翻转寻址的设计

文章介绍了DSP(digitalsignalprocessing)处理器中面向滤波、FFT、卷积、相关等算法的循环寻址和位翻转寻址方式的设计。先讨论了循环寻址和位翻转寻址的设计思想和硬件实现算法,再根据算法设计了相应的电路,并且用Cadence工具Verilog-XL进行了逻辑仿真。

在DSP处理器上并行实现ATR算法

介绍了由DSP芯片构成的多处理器并行系统的结构和性能以及在多处理器并行系统上并行实现ATR算法需要考虑的主要问题,着重研究了在指令级并行DSP处理器上实现ATR算法的并行化软件开发方法,对ATR算法的实用化和工程化具有重要的参考价值。

一种DSP和通用CPU一体化的处理器架构及其4核实现

提出了一种DSP和通用CPU一体化的处理器架构,并完成了一款基于该架构的同构4核处理器设计和流片验证.该处理器基于VLIW结构,支持自主定义的DSP指令系统,兼容现有通用的MIPS 4KC处理器指令集,支持最大8个指令通道的并行发射.处理器在不改变CPU的指令编码以及执行顺序的前提下,实现了芯片结构上的DSP和CPU执行处理的一体化,适合在统一的平台上同时完成宽带通信和多媒体的信号和协议处理的嵌入式应用开发.处理器内核通过自主定义的DSP指令字中前后并行标识位和一条专用的前导paralink指令实现了DSP与CPU指令的并行发射.在4核处理器的同构架构上,采用了全局读局部写的多核间片上数据存储策略,在控制硬件开销的基础上实现片上数据的共享.仿真和流片验证结果表明,所提出的DSP和CPU一体化处理器架构可行,在宽带通信和多媒体等嵌入式应用上具有优势.

RSA协处理器与F2812接口设计

采用RSA协处理器作为嵌入式VPN服务器中RSA运算核心部件,给出了其与主控制器F2812间的硬件接口设计、供电电源系统的设计,并进行了与硬件接口相关的软件模块设计与实现。经系统调试及测试,RSA运算速度达到预期性能,可以满足嵌入式VPN服务器的要求。

基于JTAG的DSP处理器嵌入式调试接口设计

介绍了基于IEEE1149.1 JTAG协议的DSP处理器嵌入式调试接口的设计。从该接口的整体结构框图到详细设计,进行了详细的阐述。该接口成功地应用于32bits DSP处理器MD32中,通过了FPGA验证和仿真验证,证明了其设计的正确性,具有很好的参考价值。

DSP处理器和通用处理器的比较

随着嵌入式系统的广泛应用,其应用程序的功能变得越来越强大和复杂,从而要求嵌入式处理器系统既能有效支持运算密集型的应用,又能有效支持控制密集型的应用。数字信号处理器(DSPs)能够有效进行运算密集型的实时计算;另一方面,通用微处理器(GPPs)则对控制密集型的应用提供有效的支持。本文从DSP处理器和通用微处理器的功能出发,讨论了两者在指令集、体系结构及存储器结构等方面的异同,同时对两者的性能也进行了评测和比较。结果表明,DSP处理器和通用微处理器都很难同时高效支持运算密集型的应用和控制密集型的应用。将两者体系结构进行融合,研究开发融合型高性能微处理器,是解决该问题的有效途。

DSP处理器中的在电路仿真器(ICE)模块设计

片上的在电路仿真器(ICE)模块,对于支持DSP系统的实时仿真和调试,加快系统开发进程是至关重要的。文章结合一个通用数字信号处理器MEDSP的开发,在基于国际标准的测试JTAG接口的基础上,通过扩展部分JTAG接口部分单元和MEDSP内部单元的功能,在很小的代价条件下,设计了MEDSP处理器的片上ICE模块。仿真结果表明该模块完全能够实现对MEDSP处理器的在电路仿真,而且不影响系统性能。

并行DSP处理器上JPEG算法的实现研究

ＪＰＥＧ算法由于效率高和实用性强获得了广泛的应用；而并行处理器ＤＳＰ具有高产的并行处理能力，因而适合于图象的实时处理．提出了在ＴＩ的并行处理器ＤＳＰ－Ｃ８０上并行和快速实现ＪＰＥＧ算法的方法，实现了高速实时图象压缩．

用多片DSP构成的雷达预处理器

针对日益加剧的雷达回波信息 ,本文给出了一种以多 DSP为基础构成的雷达智能接口解决方案 。

基于浮点DSP的主从式多处理器在数据采集与处理系统中的应用

介绍了一种基于浮点DSP TMS320C32的干涉型光纤陀螺仪(IFOG)捷联惯性导航系统,它采用主从式多处理器系统结构和双口RAM并行数据传送模式,具有实时性能好、运算精度高的特点。本文详细介绍了该系统的具体实现方案,并给出仿真结果。

数字信号处理器DSP2812全温条件下可靠启动的电路设计方法

介绍了TI公司生产的TMS320F2812PGFA,提出了一种保证DSP2812全温条件下可靠启动的电路设计方案,详述了设计中需要注意的事项,以供参考。

DSP数字信号处理器发展及应用简介

本论文简单介绍了DSP数字信号处理器的发展和应用 。

用DSP实现相参处理器I/Q通道幅相误差自动校正

本文介绍I/Q通道误差自动校正的实现方法。校正网络由组合逻辑组成,可以校正同相支路和正交支路的幅相误差和直流偏移。校正系数由DSP根据相参测试信号算出。当幅度误差为0.1dB,相位误差为5°时,产生的相对镜像电平为-27dB。经过误差自动校正后,相对镜像电平下降到-52dB。

DSP信号处理器的特点和应用方向

介绍DSP的特点和广泛应用领域 ,分析开发DSP应用所面临的机遇和挑战 。