基于DSPBuilder的电压闪变测量的数字化设计

介绍了IEC推荐的电压闪变测量的工作原理,利用基于Simulink/DSPBuilder的数字信号处理的FPGA设计方法,采用数字滤波的方式在Simulink/DSPBuilder环境下设计了电压波动与闪变测量系统的数字模型,并对该数字模型进行了系统功能和时序仿真。仿真结果表明:该方法充分利用了Matlab软件系统建模的优势,同时发挥了FPGA并行执行速度快、测量精度高的优点,设计简洁、高效,能够满足IEC推荐标准的电压波动和闪变测量系统的设计精度要求。

基于DSPBuilder的LMS自适应滤波器设计

介绍了LMS、NLMS自适应滤波器的工作原理,以及现场可编程门阵列(FPGA)在信号处理计算中的重要作用。详细介绍了使用Altera公司基于Simulink的DSP算法开发工具DSPBuilder设计自适应滤波器的流程与方法。给出了滤波器的设计图和时序仿真结果,设计可以在FPGA中实现。

基于DSPBuilder的数字下变频器的FPGA设计

数字下变频是软件无线电的核心技术之一。阐述了多级抽取结构数字下变频器的原理,介绍了系统级设计的新方法,利用系统工具DSPBuilder给出了数字下变频器的FPGA设计方法,讨论了各个抽取滤波器的性能要求。用双边带调幅信号(DSB)作为激励信号,给出了具体的仿真验证。

DSPbuilder在基于FPGA的DSP设计中的应用

本文介绍了一种基于FPGA的设计DSP的全新的设计软件DSPbuilder以及它的功能与特点,并且结合具体实例说明了设计流程.

利用DSPBuilder搭建基于CORDIC算法的QDDS系统

基于直接数字频率合成器(Direct Digital Synthesizer)原理,采用Altera公司的DSPBuilder软件,搭建了基于CORDIC算法的QDDS系统,不仅比传统查找表式的DDS系统节省了大量ROM资源,达到较高的运算速度,而且利用较新的DSP工具实现了快速的设计。

利用Simulink和Dspbuilder设计数字射频上变频系统

主要介绍了一种利用Matlab Simulink和Quartus II Dspbuilder进行数字射频上变频系统的设计方法,并给出了设计方案、仿真结果以及硬件测试结果。本设计基于软件无线电构架,通过不同的软件即可实现多种频段、多种调制方式的信号生产,特别适合于应用于发射机、标准信号源等设备中,具有灵活、高效的特点,在通信、消费电子及工业等诸多领域具有广阔的应用前景。

基于dspbuilder的数字滤波器设计方法

FPGA正在替代ASIC和PDSP用于前端数字信号处理的运算,采用FPGA进行算法运算比PDSP器件具有更高的效率,更低的成本和功耗。文章以设计一个32阶fir滤波器为例,验证采用MATlab的DSPbuider工具可大大提高FPGA编程效率,省去了底层代码编写时间,使设计者更专注于系统级算法的设计。

嵌入式局部放电检测系统的数字滤波器设计

为较好地抑制来自电源的干扰和连续周期性干扰,提高系统的稳定性和抗干扰性能,介绍了在基于FP-GA的嵌入式局部放电信号检测系统中,对周期性正弦干扰进行抑制的新方法。根据FIR数字滤波器的原理,利用Simulink和DSP Builder构建了FIR滤波器的仿真计算模型,利用Matlab数字滤波器设计工具得到模型参数,对混叠高、低频干扰信号以后的放电信号进行滤波,达到预定的滤波效果后再将模型转化成能应用在嵌入式系统中的硬件描述语言。仿真结果验证了基于Simulink和DSP Builder设计硬件数字滤波器方法的可行性。和传统的设计方法相比,本文所给出的设计方法简化了开发流程、缩短了开发周期。

DDS频率合成器杂散的分析与仿真

在理论分析的基础上,利用MATLAB中DSPBuilder建立DDS系统,通过实验对DDS的输出进行了时、频域仿真,通过定义输出信噪比,对不同参数设置对系统输出频谱的影响进行了比较,从而为实际系统参数选择提供了指导。

应用FPGA和小波变换提取局部放电信号

小波变换是抑制局部放电中强干扰信号的有效工具,然而其巨大的计算量制约了它在局部放电在线监测中的现场应用。FPGA(Fielded Programmable Gate Array)器件兼具并行、串行的工作方式,有较高的并行计算能力,在现场数字信号处理领域具有较高的实时性。在分析了局部放电信号和白噪声的特点后,提出折衷小波包硬阈值变换算法。根据该算法,以DSP Builder为平台,模块化地设计出基于FPGA的流水线结构。从模拟现场信号中提取局部放电信号的实验结果表明系统可行。实际局部放电现场信号的处理结果表明,系统能较好的提取局部放电信号,同时满足了的实时性要求,在变压器的局部放电信号在线检测等领域具有一定的工程应用价值。

混沌吸引子的DSP Builder设计方法

为了克服模拟电路混沌系统设计易受外界条件影响,提出了一种基于DSP Builder设计混沌吸引子的方法。以整数阶Jerk混沌系统为例,采用一阶数字差分算法使混沌系统离散化,利用Matlab/Simulink中的DSP Builder工具箱设计了一个混沌电路模型。仿真结果表明,DSP Builder下与Matlab下仿真结果基本一致,这为混沌系统的数字化设计提供了新的思路。

基于FPGA的超声相控阵系统接收装置设计

分析了线性排列超声换能器超声信号聚焦的延时算法,运用DSPBuilder将延时算法用软件加以描述并通过实验验证。提出了一种基于FPGA技术,VHDL语言描述的8通道超声相控阵系统接收装置的硬件设计方法,将延时运算部分与系统控制部分合为一体,实现延时算法与数据采集控制的单片集成,缩小了装置体积。以QuartusⅡ为开发平台,对装置各模块进行了时序与功能仿真。通过StratixⅡ系列FPGA的高速时钟运算,将延时分辨率提高到约2 ns.结果表明:运用先进的FPGA技术可同时实现算法与控制,节省硬件空间,运算更加精确,是实现多通道高速数据控制的新的有效思路。

基于神经网络的视频压缩的FPGA实现

基于PC的传统的视频压缩实时性较差,给视频的实时压缩和传输带来了困难。针对实时视频压缩传输的难点,提出了在FPGA平台上实现基于神经网络的视频压缩的策略。在建立了基于神经网络的视频压缩系统结构的基础上,给出了神经网络算法的设计,同时完成了非线性的神经元激励函数的线性逼近,并给出了典型FPGA模块的设计,最后通过DSPBuilder和Matlab工具对编写的verilog模块加以验证,给出了实验结果。

基于MATLAB与QUARTUS Ⅱ的FIR滤波器设计与验证

FIR滤波器是一种应用广泛的基本数字信号处理元件。针对常用的FIR滤波器设计方法存在的问题,采用MATLAB、QUARTUS Ⅱ设计实现16阶低通FIR滤波器,并通过仿真及实际测试验证该设计方案的正确性。相对于传统的设计方案,此设计方案能够直观检验滤波器的设计效果,并且更方便,灵活,实用。

一种混沌通信系统的FPGA实现

采用DSP Builder开发工具,实现了一种正交调制的混沌通信系统。首先在Simulink里面进行功能时序仿真,然后在Modelsim里面进行RTL级仿真,最后在QuartusII里面分析系统资源占用和时序约束。硬件实现结果和计算机仿真结果相符,而且该硬件系统有很好的扩展性。

FIR数字滤波器的FPGA实现

介绍了数字滤波器FIR的原理、应用领域及设计思想,比较了各种实现FIR滤波器方法的优缺点,说明了利用Matlab、 DSPBuilder、QuartusII 等软件以FPGA实现16阶低通FIR滤波器的步骤及方法.

基于FPGA的SVPWM算法的ESL设计

为了解决复杂的全数字交流伺服系统的设计,提出了一种基于FPGA的ESL设计方法,并采用此方法完成了电机控制器模块的设计,依据电压空间矢量脉宽调制(SVPWM)原理,基于DSP Builder提供的功能模块库,给出了扇区判断、矢量作用时间计算、开通时间计算、开通时间分配及PWM生成等模块的设计方法,实现了一种采用FPGA和DSP功能相结合的全数字化速度伺服系统。仿真结果表明,该系统的电流环和速度环的采样频率可达到20 kHZ以上,具有响应速度快,调速范围宽等优点,所设计的SVPWM模块功能正确,同时也为全数字交流伺服系统的SOC设计提供了一种有效的实现方法。

基于FPGA的MATLAB与QuartusⅡ联合设计技术研究

FPGA(现场可编程门阵列)的广泛应用,使得QuartusⅡ在很多领域中显得尤为重要,然而其自身的局限性导致了在搭建信号源时就不能像不如在MATLAB下搭建那么得心应手,但是MAT-LAB本身又不支持硬件电路。如果能够使二者扬长避短,这个问题就可迎刃而解。以设计一个16阶FIR(有限冲击响应)低通滤波器为例,对该方法进行解释并通过软件和硬件的仿真证明了它的可行性。

基于FPGA的256-QAM实现

介绍了QAM调制技术的原理以及它的应用范围和优点,并详尽介绍了基于现代DSP技术的用DSPBuilder及QuartusⅡ软件以FPGA实现256-QAM的方法。

基于FPGA的FIR滤波器的设计

本文介绍一种基于FPGA并采用DSPBuilder作为设计工具的FIR滤波器的设计方法。重点分析和比较了三种在DSP-Builder中的滤波器模型建立方法,并采用其中的最佳方案建立了一个高阶的FIR滤波器模型,然后分别对其进行基于DSPBuilder的算法仿真和基于Modelsim的功能仿真。仿真结果有效地验证了此设计方法的正确性和可行性。整个设计流程具有快速性和灵活性的特点。