集成电源噪声抑制的时钟源简化FPGA系统的电源设计

本文对高性能应用的FPGA设计中的电源噪声情况进行了说明,并由此指出FPGA设计对时钟源的特殊要求,进而对目前通用的小数分频式晶体振荡器(XO)结构以及Silicon Labs DSPLL XO/VCXO结构进行了分析和对比。

高性能4PLL时钟IC应对光网络挑战

高速光传输网络（OTN）是下一代协议（ITU G.8251和G.709）,OTN以更具效率的方式在光网络上提供多样化的服务,成为边缘路由器、波分复用（WDM）传输装置、电信级以太网和多重服务平台的理想解决方案。在OTN应用中,也面临着复杂的时钟挑战,因为它需要多个非整数相关（non-integer-related）频率的低抖动时钟。