隐藏式字幕解码与显示系统的FPGA实现

针对传统的数字电视隐藏式字幕解码与显示方案中广泛采用专用解码芯片,其代码不易移植、接口不易修改、功能不易扩展以及额外的芯片花费多等问题,提出了一种采用FPGA作为处理芯片,研究设计了基于SMPTE协议和708CC标准的隐藏式字幕解码与显示方案。该方案采用Verilog HDL硬件描述语言进行编程,实现了隐藏式字幕原始数据的提取,以及DTVCC数据包、字幕服务数据的重组。并对字幕服务数据解码,实现了字幕的叠加显示。同时提出并应用了一种待显示字符的叠加方法,实现了字幕窗口、字幕字符的定位。测试结果表明,FPGA运行稳定,实现了隐藏式字幕的解码与显示。