期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于低功耗设计的改进型压缩树VLSI架构
被引量:
1
1
作者
姚刚
邵志标
+1 位作者
赵宁
许琪
《微电子学与计算机》
CSCD
北大核心
2005年第3期218-221,共4页
本文基于并行乘法器中两种传统的部分积压缩树的电路架构的分析,运用分类压缩的观点,提出一种改进型低功耗压缩树的电路架构,给出了该方法的两种VLSI电路实现。经过地址分析表明,与传统的压缩电路相比,该两种改进型的电路结构的功耗分...
本文基于并行乘法器中两种传统的部分积压缩树的电路架构的分析,运用分类压缩的观点,提出一种改进型低功耗压缩树的电路架构,给出了该方法的两种VLSI电路实现。经过地址分析表明,与传统的压缩电路相比,该两种改进型的电路结构的功耗分别降低了6%和19%。
展开更多
关键词
Booth译码器
WALLACE
树
dadda树
下载PDF
职称材料
题名
基于低功耗设计的改进型压缩树VLSI架构
被引量:
1
1
作者
姚刚
邵志标
赵宁
许琪
机构
西安交通大学电子科学与技术系
西安微电子研究所
出处
《微电子学与计算机》
CSCD
北大核心
2005年第3期218-221,共4页
基金
总装备部科研项目(0105TJ603)
文摘
本文基于并行乘法器中两种传统的部分积压缩树的电路架构的分析,运用分类压缩的观点,提出一种改进型低功耗压缩树的电路架构,给出了该方法的两种VLSI电路实现。经过地址分析表明,与传统的压缩电路相比,该两种改进型的电路结构的功耗分别降低了6%和19%。
关键词
Booth译码器
WALLACE
树
dadda树
Keywords
Booth encoder, Wallace tree,
dadda
tree
分类号
TN47 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于低功耗设计的改进型压缩树VLSI架构
姚刚
邵志标
赵宁
许琪
《微电子学与计算机》
CSCD
北大核心
2005
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部