非线性直流增益对Delta-Sigmal开关电容调制器的影响

现有的Delta-Sigmal开关电容调制器模型中,没有考虑积分器的有限直流增益(DCG)非线性因素.通过对非线性DCG分析、估算,给出它的分析、估算与模型.同时给出一套精确的开关电容Δ∑调制器的行为级模型.该模型同时考虑了噪声(开关与运放的热噪声)、时钟抖动,以及非理想情况下,积分器与运放的有限直流增益与单位增益带宽等因素.通过对二阶调制器行为级模型的仿真,验证了非线性有限直流增益会使调制器的输出谐波失真、背景噪声急剧增加,加剧了调制器在行为级上的不可预测性.

低功耗高线性度音频Sigma-Delta调制器

介绍了一种应用于数字音频模数转换器的低功耗、高线性度的Sigma-Delta调制器.采用新型低失真二阶调制器作为级联调制器第一级,降低了系统对于运算放大器非线性的敏感度;采用自举采样开关实现了输入采样信号的高线性度;采用新颖的AB类输出跨导放大器实现积分器电路,使电路功耗比经典折叠共源共栅放大器降低一倍以上.该调制器在中芯国际0.18μm标准CMOS工艺的各种工艺角和温度情况下,信噪失真比(SNDR)和动态范围(DR)分别达到111.8 dB和115 dB.在3 V电源电压下,整个调制器的功耗仅为2.6 mW,符合手持设备对低功耗音频编解码电路的设计要求.

一种快速的连续时间delta-sigma调制器设计方法

提出了一种快速的连续时间delta-sigma调制器设计方法.该方法在设计初期就对性能、功耗和面积进行总体考虑和权衡,减少反复过程,达到快速设计的目的.使用该方法,在较小的功耗和面积的限制下设计了一个用于音频的三阶连续时间电流模式delta-sigma调制器,证明了该方法的正确性和有效性.

高精度低功耗Sigma-Delta调制器的设计

设计了一种应用于音频和传感领域的高精度低功耗的Sigma-Delta调制器。该调制器采用四阶单环一位的CRFF结构,通过开关电容型全差分电路的使用,减小了偶次谐波、衬底以及电源噪声,以及斩波技术的使用,降低了直流失调和低频噪声,达到了提高精度和降低功耗的目的。本设计采用Global foundries 0.18μm CMOS工艺,电源电压为1.8 V,过采样率为128,采样时钟频率为5.12 MHz。仿真结果表明,该调制器信噪比达100.2 d B,整个调制器的功耗仅为380μW。

Delta Sigma调制器非理想因素建模(英文)

系统构建并研究了开关电容积分器DeltaSigma调制器非理想因素行为级模型.重点实现一种运放非线性直流增益模型,仿真表明它更有效反映奇次谐波失真,为保证模型真实性,综合考虑调制器其他非理想因素,如时钟抖动、量化器失配、采样噪声、开关非线性电阻以及运放参数(色化噪声、饱和电压、增益带宽、摆率等).

Sigma-Delta调制器非理想特性建模

文章对三阶单环路结构的高阶sigma-deltaA/D调制器的非理想特性,包括时钟抖动、MOS开关噪声、比较器迟滞性、放大器的输入噪声、单位增益带宽和有限直流增益等,进行了分析,提出了基于Matlab的高层次建模方法。通过系统仿真确定关键的电路参数和性能指标,在较高层次指导A/D转换器的电路结构级和晶体管级设计。

线性 Delta 调制器的性能研究

提出了一种线性Ｄｅｌｔａ调制器电路，通过波形分析与理论推导，对Ｄｅｌｔａ调制器进行了性能研究。结果表明，线性Ｄｅｌｔａ调制方法与最佳取样原则相符合。

一种新的连续时间Sigma-delta调制器系统设计方法

连续时间结构sigma-delta调制器中包括两种频域,是该结构设计的难点之一。本文在分析传统的连续时间调制器的设计流程后,提出一种新的设计方法。该方法增加了CT-DT变换,把连续时间环路滤波器转换到离散时间状态空间,利用离散时间调制器的成熟的设计平台进行设计,可以减少设计反复,加速设计收敛。利用该方法,本文设计了一个可用于手机电视的高速度、中高精度的连续时间sigma-delta调制器。

三阶级联Sigma-Delta调制器设计

介绍2-1级联的三阶调制器设计结构,讨论信号比例系数、积分增益系数和电路非理想特性对调制器系统的性能影响;运用SIMULINK对调制器建模并仿真,模型中考虑开关电容积分器的非理想因素对整个调制器的影响,并通过调整信号比例和积分增益系数来确定调制器性能和电路要求。当采样率为125和时钟频率2.50MHz时,该模型结构得到93dB的信噪失真比,可应用于实际的电路系统。

一种高精确度低功耗Delta–Sigma调制器

提出了一种应用于工业过程控制、便携式测量仪器等领域的高精确度低功耗Delta–Sigma调制器。该调制器采用积分器级联反馈(CIFB)二阶单环一位结构实现,并利用斩波稳零技术,有效地减小了调制器的1/f噪声和直流失调。调制器采用旺宏0.35μm CMOS工艺实现。仿真结果表明,在30 Hz的信号带宽内,调制器的信噪失真比(SNDR)可以达到105 dB,在3.3 V的工作电压下,功耗仅1.3 mW,满足对低频微弱信号的检测要求。

Sigma Delta调制器高效行为级建模

提出一种宏模型和Verilog-A模型相结合的方法对两阶、1位量化的Sigma Delta调制器进行建模.对调制器中的关键模块采用宏模型建模,对功能性模块采用Verilog-A描述.在Cadence环境下,基于华虹NEC0.25μm CMOS工艺对模块进行设计和仿真,并与实际电路模块仿真结果和仿真时间进行对比,给出两种情况下调制器总体电路的SNR仿真结果.结果显示:这种建模方法既达到了较高的精度,又取得了较快的仿真速度.

一种低功耗高精度Sigma-Delta调制器

提出了一种改进的三阶单环Sigma-Delta调制器,噪声传递函数采用前馈方式实现极点,降低了积分器输出信号的幅度,从而降低功耗;采用局部反馈实现零点,从而优化了输出信噪比。采用0.35μm CMOS工艺设计了该调制器,过采样率128,信号带宽24kHz,分辨率16bit,在3.3V工作电压下,模拟电路部分功耗2.7mW,数字部分功耗0.5mW。电路用开关电容技术实现,在HSPICE中通过多工艺角验证。

16-Bit三阶级联结构Sigma-Delta调制器的设计

设计一款可应用于压力传感器的高精度三阶2-1级联结构Sigma-delta调制器。Matlab Simulink建模仿真表明,信号带宽为500Hz,过采样率为128的情况下,该调制器信噪比高达119dB。通过对调制器非理想因数的分析,采用典型的0.35μm工艺整体实现该调制器,并用Spectre仿真,电路信噪比可达106.2dB,高于16位要求的98dB,整个调制器的功耗约为7mW。

一种用于音频的2-2级联结构Sigma-Delta调制器设计

基于csmc0.35μm CMOS工艺,设计了一种用于音频设备的低功耗Sigma-Delta调制器,该调制器采用四阶噪声整形2-2级联结构实现,在获得高动态范围和高精度的同时更能够保证系统的稳定性。运算放大器采用两级全差分电路结构,仿真结果表明,运放的直流开环增益为90.9 dB,在3.3 V电源电压下,信号带宽为20 kHz,过采样率为64时,信噪比为101.45 dB,有效位数达到了16 bit,调制器功耗约为7.8 mW。

低功耗Sigma-Delta调制器的建模与设计

针对Sigma-Delta ADC在实现高精度的同时如何降低系统功耗这一问题,通过进行建模分析,得出满足精度需求的最低性能指标。并对二阶Sigma-Delta调制器的非理想因素进行数学建模分析,在满足ADC精度的同时对ADC组成模块的最低性能指标进行分配,利用SDtoolbox进行仿真验证。基于CSMC 0.5μm CMOS工艺,在5 V电源电压下,对调制器进行了电路级设计。结果显示在模块最低性能时,调制器输出信号的带内信噪比为83.5 d B,总功耗为1.8 m W。

单环四阶Sigma Delta调制器噪声传递函数设计

为了解决单环结构高阶Sigma Delta调制器的信噪比与输入动态范围的矛盾,利用巴特沃斯滤波器和切比雪夫II型滤波器设计了一个单环四阶Sigma Delta调制的噪声传递函数,使得系统获得较高信噪比的同时还具有良好的输入动态范围.仿真结果表明,系统峰值信噪比达到了131.9dB,同时将噪声传递函数参数映射成FeedForward Feedback结构的模型参数,并对其进行了归一化输入幅值为-3dB的simulink仿真,此时系统仍能获得128.7dB的信噪比,说明系统具有良好的输入动态范围.该设计方法也可以扩展到更高阶、多位量化器和其他过采样率的Sigma Delta调制器设计中.

Sigma-delta调制器的设计和降采样原理分析

根据实际的研发过程,详细讨论了音频ADC中Sigma-delta调制器的设计过程,即调制器系数的生成方法,并且深入的研究了降采样的作用和工作原理,并在此基础上给出了降采样滤波器的具体实现方法。

一种具有1~128倍可变增益放大器的低功耗Sigma⁃Delta ADC

为满足传感器应用的低功耗需求,设计并实现了一种低功耗Sigma⁃Delta模数转换器(ADC)芯片。该ADC采用一阶全差分开关电容Sigma⁃Delta调制器,且集成了可编程增益放大器(PGA)和Bandgap;使用1.5 bit量化结构,相较于1 bit量化结构减小了3 dB的量化误差;使用优化的反馈电路,减小了电容失配引入的误差;PGA采用轨到轨的运放电路拓扑,增大了整个芯片的电压适应范围。基于180 nm CMOS工艺对该ADC进行了设计和流片。测试结果表明:该Sigma⁃Delta ADC在采样频率512 kHz、过采样率(OSR)为256时,峰值信噪谐波失真比(SNDR)和有效位数(ENOB)分别为75.29 dB和12.21 bit,芯片功耗仅为0.92 mW。芯片能在2.3~5.5 V宽电源电压范围内正常工作,可实现最大128 V/V的增益。适用于小型传感器的信号测量应用,可以满足小型传感器低功耗、高精度的需求。

适用于高阶Sigma Delta调制器的全差分运算放大器的设计

比较了套筒式共源共栅、折叠式共源共栅和两级AB类输出的三种运算放大器结构,提出了一种可用于前馈型高阶Sigma Delta调制器的全差分跨导运算放大器。采用SIMC 0.18μmCMOS工艺,完成了含共模反馈电路的两级AB类输出的跨导运算放大器的设计。利用Cadence/Spectre仿真器进行仿真,结果表明放大器的直流增益为62.19dB,单位增益带宽为205.56 MHz,相位裕度为70.81°,功耗仅为0.42 mW,适合于低压低功耗Sigma Delta调制器的应用。

16位音频sigma-delta调制器设计(英文)

针对数字音频领域16bit精度、20kHz带宽的设计要求,以0.18μmCMOS工艺设计二阶单环的一位sigma-delta调制器,过采样率达256,采样频率达10.24MHz.调制器采用了全差分结构,由基于开关电容的积分器、时钟产生器及比较器等组成.仿真结果显示,该调制器的信噪失真比达94dB,动态范围达99dB.在1.8V电源电压下,整个系统的功耗为7.6mW.