Hough变换在中文名片图像倾斜校正中的应用

近来 ,文档图像的计算机自动理解已取得很多进展。但是 ,对于具有倾斜的图像的理解仍然存在许多困难。这种困难在中文名片图像自动识别与理解系统中尤为突出。必须在系统的输入端对图像作有效的倾斜校正以保证系统的性能。由于中文名片版面复杂 ,名片中文字行以及每行字符较少 ,使得现有的倾斜校正算法在处理名片图像时效果很不理想。Hough变换可用于一般文档图像的倾斜校正。但是 ,Hough变换在名片图像中的应用还有待研究。本文提出一种二级Hough变换算法 ,并应用于名片图像理解系统 ,利用名片图像自身的特点提高Hough变换的精确度和速度。这一方法的效果已被实验结果所证实。

斜视滑动聚束模式SAR成像算法研究

当滑动聚束模式合成孔径雷达(SAR)工作在星载斜视或者大斜视、高分辨率机载情况下,由于距离方位耦合造成了一种新的现象2维频谱倾斜。它引起方位向频谱展宽和带宽增加,这导致一种新的方位向频谱混叠现象,传统的两步式成像算法不能消除这种频谱混叠效应。该文提出一种改进的两步式成像算法,它能有效地消除2维频谱倾斜造成的频谱混叠,同时不需要大量的补零操作,所以这种算法能高效地对斜视滑动聚束模式进行成像。文中详细介绍了该算法的处理流程,并与传统两步式成像算法进行了对比。最后利用仿真和实测数据,验证了改进的两步式成像算法在斜视滑动聚束模式下的有效性。

板级高速传输总线链路层关键技术研究与实现

随着高性能服务器和超大规模计算机的发展,系统设计者对板上高速互连总线的要求越来越高,如何使芯片间的数据传输延迟更小,提高计算通信比是需要解决的重要问题。论文研究了近年来发展迅速的超传输总线和PCI Express总线的链路层的特点,在此基础上提出了一种64位高速总线链路层体系结构,并对其关键技术进行了研究,设计实现了一种能够每时钟周期对16位数据进行加解扰的加解扰器,以及能够纠正链路间最大5个时钟周期延迟偏斜的线间传输延迟偏斜纠正器,功能验证结果表明所提出的设计功能正确。

时移短时相关法在DSSS码捕获系统中的应用

该文提出了将时移短时相关法应用于直接序列扩频(Direct Sequence Spectrum Spreading,DSSS)码捕获系统中。首先分析了码频频偏对捕获性能的影响,在折中考虑算法复杂度及捕获性能的基础上,提出了应用时移短时相关法进行码频频偏补偿,给出了捕获系统的实现方案;分析并比较了应用时移短时相关法前后捕获系统的检测概率,结果表明,应用时移短时相关法可大大提高捕获系统的检测概率。该文对高动态低信噪比条件下进行码捕获有重要的意义。

同步数字系统时钟分布及偏斜补偿技术研究

本文从时钟系统的两个主要参数——时钟偏斜和抖动对系统性能的影响入手,对现有的高性能VLSI同步数字系统中的时钟分布网络和偏斜补偿技术进行了研究和分类,并从体系结构、偏斜补偿的精度、抖动、功耗以及实现的难易度等方面对各种补偿技术进行了比较和分析。

基于WVD的文档图像纠偏算法

提出了一种效率很高的文档图像纠偏算法,即利用文档图像的水平投影值,得到水平投影值的维格纳—威利分布.根据维格纳—威利分布的极值的最大值得到偏斜角度,实验结果验证了算法的有效性.

时钟偏斜补偿电路设计与实现

时钟系统的稳定性直接决定了在不同操作环境下时钟偏斜值的大小,并影响芯片的可靠性,因此讨论了时钟偏斜补偿电路的设计与实现技术,为提高时钟系统的稳定性并提高在不同操作条件下的可靠性,从电路设计、版图实现的角度采取了有效措施,有效提高了芯片的可靠性。

基于DLL的低功耗时钟分布策略

时钟树综合对于现代数字电路设计必不可少。但目前时钟树综合方案级数过深，功耗过大。针对此问题，提出了一种新的基于DLL的去偏斜电路放宽了时钟树综合偏斜约束，并降低了时钟树功耗。在0．13um工艺下实现了测试芯片。测试结果表明初始偏斜在lOOps时，此方案可以使偏斜减小44％。此电路放宽了对时钟树综合的约束。通过使用该电路，时钟树功耗从1w减小到700roW，降低了30％。

SPI-4.2接口的FPGA实现

去偏移和包重组是在FPGA中实现SPI-4.2接口的核心难点,在分析偏移和包重组原理的基础上,给出基于FPGA的SPI-4.2接口的设计与实现方案,并对关键部分给出了硬件原理图,在线测试结果证明该方案可以实现SPI-4.2接口的功能。

40Gb/s甚短距离光传输系统的去斜移设计(本期优秀论文)

实现了串/并转换成帧器接口(SFI-5)的去斜移功能。该设计主要由去斜移通道的帧对齐模块和数据通道去斜移模块组成,其中的关键电路由窗口比较器与滑动窗口生成器配合工作实现。16个数据通道去斜移电路轮流工作,共用一个窗口比较器,提高了电路的工作速度,节省了资源。系统测试表明,该电路可纠正±160比特范围内的通道间斜移,可应用于40Gb/s甚短距离传输的VSR5系统。

基于Interlaken的高速以太网模型实现方法

随着宽带网络技术的发展,各种业务比如电视会议等对网络的带宽需求不断提高,作为局域网里的核心技术以太网的发展势必影响下一代网络的带宽。通过基于Interlaken协议数据包接口提出了一种40Gbps高速以太网模型的实现方法,通过Interlaken协议对数据进行汇聚与调度传输方法与其可扩展性的特点,简化了传统模型的设计方法,为开发高速以太网模型提供了一定的参考。

40Gbit/s甚短距离光传输系统发送模块的设计与实现

采用Altera公司的StratixⅡGX FPGA,实现40Gbit/s甚短距离光传输系统发送模块,重点阐述了16∶12转换器芯片的设计.首先基于高速收发器设计高速接口:在接收端采用2种方法实现SFI-5接口的17路数据相位对齐;在发送端由片外时钟驱动发送锁相环,同时增加同步措施,以满足高速收发器时钟管理单元对跨时钟域数据传输的要求,保证收发器的稳定工作.在此基础上,设计出便于后续测试的转换芯片时钟网络.同时设计出基于SDH的帧同步电路、去斜移电路和16∶12映射模块,实现数据从SFI-5接口向VSR-5接口的转换;其中去斜移电路能够动态地去除512bits的斜移量.在SignaltapⅡ下的测试结果验证了时序的正确性,误码率也符合小于10-12的设计指标.

40Gbps甚短距离并行光传输系统接收电路的设计与实现

给出了符合OIF-VSR5规范的40Gbps甚短距离光传输系统接收电路的设计与实现。该接收电路实现简单,由一片转换芯片及光接收模块构成。其特点是充分利用现场可编程门阵列(FPGA)内嵌的高速收发器成功实现了16×2.488Gbps和12×3.318Gbps信号的发送和接收,并且在一片FPGA上实现了诸如时钟数据恢复、串/并转换、帧同步、通道对齐、12-16路映射等全部功能。基于二分查找法的帧同步电路则大大提高了转换芯片的工作速度。Signaltap Ⅱ逻辑分析仪的测试结果表明接收电路工作正常,性能良好。在此基础上,给出了VSR5实验系统的点到点测试方法,通过12通道垂直腔面发射激光器并行接收模块和7m 12芯多模带状光纤,将发送电路与接收电路相连,实现了OC768/STM-256 40Gbps的点到点测试,测试结果表明系统误码率小于10^(-12)。

小波变换在图像去歪斜中的应用

提出一种基于小波变换的图像去歪斜方法，图像去歪斜的关键在于边缘检测和边框提取．边缘检测采用由粗到细的方法，利用小波变换的多分辨率特性．得到的结果较传统的方法有更好的去噪和定位性能，并能保留必要的细节．边框提取则是用改进的Hough变换寻找直线，将参数空间二次量化，在一定程度上解决了常规Hough变换技干扰性和精度之间的矛盾．

井下皮带机跑偏原因分析及纠偏方法探讨

在分析皮带机运行原理及跑偏原因的基础上,指出井下皮带机跑偏是运输机械运行中常见的故障形式,且其对井下安全生产十分不利。针对常规皮带机纠偏装置所存在的诸多弊端,对气动纠偏装置的运行原理和结构设计进行分析探讨,以期为煤矿井下皮带机安全高效运行提供借鉴参考。

高密度数字磁记录器译码电路设计

高密度数字磁记录器是为资源等对地观测卫星专门研制的新型记录器。它记录两路NRZ- L信号 ,记录码速率可达 51.12 5Mb/ s,容量不小于 92 Gbit。该类型记录器技术指标、质量稳定性、可靠性等已经达到了 90年代国际先进水平。就该记录器的译码电路实现原理、实现方法作了说明。

一种新型的低电磁干扰的亚低压差分接收器

本文介绍了一种低电磁干扰的用于标准移动图像架构的亚低压差分(subLVDS)接收器,它符合标准移动图像架构(SMIA)标准。由于使用了差分结构和小摆幅信号,它可以同时实现低功耗和高速传输。在本文描述的接收器电路里,高速的共模范围变化的小幅度信号成功的被接收和恢复。本电路在中芯国际1.2V/2.5V 1p5m 0.13μm CMOS逻辑工艺上投片,伪随机码传输高达1.4Gbps。

一种通用的表格自动处理系统

本文介绍一种对表格形式的限制较为宽松的手写体数字表格自动处理系统．对于一批同类表格，该系统只需学习一次，便可根据所获取的表格知识来快速提取同类表格中任意指定栏目的手写体数字信息，用于作进一步的识别和处理，而无需对每张表格都进行繁重的图象分析．并重点介绍了学习过程中表格知识的获取及描述、表格的歪斜校正以及整个系统的算法及实现过程，给出了部分实验结果．