基于FPGA极性自适应IRIG-B(AC)码解调器设计与实现

时码钟是靶场测控系统中的重要组成部分,为全系统数据提供统一的时间基准,一旦授时出现问题,将会给数据处理带来很大问题。为了保障时码钟稳定、正确授时,某型遥测装备时码钟设计使用了一种极性自适应IRIG-B(AC)码解调器,在FPGA中增加AC码秒时刻点稳定性判决逻辑,经过实践验证,该型时码钟解调器解决了因外部钟源和信道的影响导致装备终端输入信号质量变差带来的影响。

基于匹配滤波和时间恢复算法的B（AC）码数字解调技术

针对靶场时间统一系统中B（AC）码解调的现状和存在的问题，本文从匹配滤波和时间恢复两个方面入手，阐述了一种B（AC）码在噪声和波形失真条件下的数字解调技术。

基于FPGA和数字法的IRIG-B(AC)码的解码设计

为了解决IRIG-B(AC)码解码精度低、稳定性不高的问题,提出了一种高精度、高稳定性的B(AC)码解码设计方法。使用FPGA和ADS8365芯片,采取乘法器和数字滤波器相结合的数字电路解码方式,解调出B(AC)码中的时间信息并输出秒脉冲信号。经试验验证,系统可长时间、无误码地输出时间信息以及偏差在微妙级内的秒脉冲信号,能够满足各种应用场所对IRIG-B(AC)码授时的要求。

基于FPGA的IRIG-B码调制解调实现

旨在设计一种基于FPGA的IRIG-B码的时间系统。该系统采用FPGA作为主控器,利用精准时间信息触发IRIG-B模块,完成IRIG-B码(DC码)的调制。在DC码的基础上,使用容错设计,解调出时间信息。使用VHDL语言进行全数字设计,所有功能都由硬逻辑实现,保证了B码信号沿的准确。软件仿真和示波器以及实际运行表明:系统设计达到了预期目标,定时精确可靠。