期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
2
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于FPGA的数字相敏检波算法实现
被引量:
15
1
作者
梁世盛
乔凤斌
张燕
《自动化仪表》
CAS
北大核心
2013年第11期13-16,共4页
数字相敏检波(DPSD)算法是一种有效的信号检测方法。针对某些高速采样系统采用现有DSP芯片控制模数转换和进行DPSD算法运算所出现的控制精度不高和运算速度慢等问题,详细分析了DPSD算法,设计了基于FPGA的数字相敏检波算法。该算法解决...
数字相敏检波(DPSD)算法是一种有效的信号检测方法。针对某些高速采样系统采用现有DSP芯片控制模数转换和进行DPSD算法运算所出现的控制精度不高和运算速度慢等问题,详细分析了DPSD算法,设计了基于FPGA的数字相敏检波算法。该算法解决了控制信号精度不高等问题,满足高速采样系统对运算速度的要求。试验结果表明,基于FPGA的数字相敏检测算法在测试系统中能有较好的检测效果。
展开更多
关键词
数字相敏检波(
dpsd
)
fpga
ADC
DSP
测试系统
高速采样系统
下载PDF
职称材料
电阻抗成像中高速高精度数字相敏检波器设计
被引量:
5
2
作者
何为
何传红
刘斌
《重庆大学学报(自然科学版)》
EI
CAS
CSCD
北大核心
2009年第11期1274-1279,1290,共7页
电阻抗成像对测量系统的精度和速度都有较高要求,为此研制了基于现场可编程门阵列(field programmable gate array,FPGA)的数字相敏检波器(digital phase-sensitive detector,DPSD)用于电阻抗成像的数据测量。在分析DPSD原理的基础上,...
电阻抗成像对测量系统的精度和速度都有较高要求,为此研制了基于现场可编程门阵列(field programmable gate array,FPGA)的数字相敏检波器(digital phase-sensitive detector,DPSD)用于电阻抗成像的数据测量。在分析DPSD原理的基础上,推导出信噪比与采样点数和采样分辨率的关系。给出了测量系统的实现方案,提出了基于直接数字频率合成(direct digitalsynthesis,DDS)技术的模数转换器(analog-to-digital converter,ADC)时钟设计方法。采用高速多通道ADC芯片,辅以低抖动ADC时钟电路,最终由FPGA实现实时DPSD算法。实验测试结果显示,测量准确度可达0.03%,系统信噪比可达85dB。琼脂模型成像实验证明其性能可以较好地满足电阻抗成像的要求。
展开更多
关键词
电阻抗成像
数字相敏检波器
信噪比
现场可编程门阵列
下载PDF
职称材料
题名
基于FPGA的数字相敏检波算法实现
被引量:
15
1
作者
梁世盛
乔凤斌
张燕
机构
上海航天设备制造总厂
出处
《自动化仪表》
CAS
北大核心
2013年第11期13-16,共4页
文摘
数字相敏检波(DPSD)算法是一种有效的信号检测方法。针对某些高速采样系统采用现有DSP芯片控制模数转换和进行DPSD算法运算所出现的控制精度不高和运算速度慢等问题,详细分析了DPSD算法,设计了基于FPGA的数字相敏检波算法。该算法解决了控制信号精度不高等问题,满足高速采样系统对运算速度的要求。试验结果表明,基于FPGA的数字相敏检测算法在测试系统中能有较好的检测效果。
关键词
数字相敏检波(
dpsd
)
fpga
ADC
DSP
测试系统
高速采样系统
Keywords
digital phase sensitive detection (dpsd) field programmable gate array (fpga)
Analog to
digital
converter (ADC)
digital
signal processor(DSP)
Test system
High-speed sampling system
分类号
TP316.2 [自动化与计算机技术—计算机软件与理论]
下载PDF
职称材料
题名
电阻抗成像中高速高精度数字相敏检波器设计
被引量:
5
2
作者
何为
何传红
刘斌
机构
重庆大学输配电装备及系统安全与新技术国家重点实验室
出处
《重庆大学学报(自然科学版)》
EI
CAS
CSCD
北大核心
2009年第11期1274-1279,1290,共7页
基金
国家高技术研究发展计划(863计划)资助项目(2006AA02Z4B7)
中俄国际合作项目(ISCP2007DFR30080)
文摘
电阻抗成像对测量系统的精度和速度都有较高要求,为此研制了基于现场可编程门阵列(field programmable gate array,FPGA)的数字相敏检波器(digital phase-sensitive detector,DPSD)用于电阻抗成像的数据测量。在分析DPSD原理的基础上,推导出信噪比与采样点数和采样分辨率的关系。给出了测量系统的实现方案,提出了基于直接数字频率合成(direct digitalsynthesis,DDS)技术的模数转换器(analog-to-digital converter,ADC)时钟设计方法。采用高速多通道ADC芯片,辅以低抖动ADC时钟电路,最终由FPGA实现实时DPSD算法。实验测试结果显示,测量准确度可达0.03%,系统信噪比可达85dB。琼脂模型成像实验证明其性能可以较好地满足电阻抗成像的要求。
关键词
电阻抗成像
数字相敏检波器
信噪比
现场可编程门阵列
Keywords
electrical impedance tomography (EIT)
digital
phase
-
sensitive
detect
or
(dpsd
)
signal-tonoise ratio(SNR)
field
programmable
gate
array
(fpga
)
分类号
TM930 [电气工程—电力电子与电力传动]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于FPGA的数字相敏检波算法实现
梁世盛
乔凤斌
张燕
《自动化仪表》
CAS
北大核心
2013
15
下载PDF
职称材料
2
电阻抗成像中高速高精度数字相敏检波器设计
何为
何传红
刘斌
《重庆大学学报(自然科学版)》
EI
CAS
CSCD
北大核心
2009
5
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部