基于AZFA技术的高精度低功耗Σ-Δ调制器

为满足高精度Σ-Δ调制器在实际应用中对于低功耗日益严格的要求,提出一种基于自稳零和双通道动态运放结合的AZFA技术的离散型Σ-Δ调制器。设计采用局部前馈、全局反馈的全差分二阶单bit量化结构,具有低功耗、低失调、低噪声、稳定性好的优点。整体电路采用SMICBCD 0.18μm工艺,工作电压为5 V。仿真结果表明,在过采样率(OSR)为512、采样时钟频率为163 kHz条件下,其信噪比、有效位数、整体功耗等相关指标均有优秀表现,适用于低速高精度低功耗系统的应用场景。

应用于CMOS图像传感器的低功耗DPGA设计

提出了一种应用于CMOS图像传感器中的低功耗线性步进数字可编程增益放大器(DPGA).通过结合运放共享技术与动态偏置技术,使用单个运放实现两级流水线型DPGA的增益控制,其运放偏置电流受输出摆动幅度的控制,并且增益带宽积需求也根据两级共享的要求进行了优化,从而在电路结构和电路设计两方面降低了整体功耗.采用Chartered 1P6,M 0.18,μm工艺对电路进行了设计和仿真,仿真结果表明,所提出的DPGA可以在0～24,dB增益区间进行256级增益控制.在5,MHz采样速度和3.3,V电源电压下,可实现12位采样精度而功耗仅为1.1,mW,满足低功耗CMOS图像传感器系统的需求.

一种可重构流水线结构模数转换器的设计

设计了一种应用于多标准收发器的可重构流水线结构模数转换器,通过一个重构配置控制信号动态地配置采样频率的大小及分辨率的位数,以满足不同标准及系统的需要。在设计中还采用了共源共栅两级运放和差分动态比较器来优化电路的速度和功耗。仿真结果表明这种可重构流水线结构模数转换器能够很好地实现采样频率及分辨率位数的可重构。

一种低功耗12位30MHz流水线A／D转换器

设计了一种12位30 MHz 1.8 V流水线结构A/D转换器,该A/D转换器采用相邻级运算放大器共享技术和逐级电容缩减技术,其优点是可以大大减小芯片的功耗和面积。电路采用级联一个高性能前置采样保持单元和五个运放共享的1.5位/级MDAC,并采用栅压自举开关和动态比较器来降低功耗。结果显示,该ADC能够工作在欠采样情况下,有效输入带宽达到50 MHz。在输入频率达到奈奎斯特频率范围内,整个ADC的有效位数始终高于10.4位。电路使用TSMC0.18μm 1P6M CMOS工艺,在30 MHz全速采样频率下,电路功耗仅为68 mW。

一种10位200 MHz流水线模数转换器的设计

提出了一种10位200MHz高速流水线型模数转换器。该转换器共有9级,其中1到8级采用1.5位每级结构,最后一级采用2位闪速型模数转换器结构。设计中使用带增益自举的套筒式共源共栅运放,可同时获得高增益和大带宽,并通过运放共享技术提高工作速度。采用改进的数字校正算法,将运算分配到数字码的延迟步骤中,减少运算时间。仿真结果显示,在192MHz的采样速度下,模数转换器的有效位为8.9,SNR为58.3dB,SFDR为62.8dB,其他动态和静态特性也达到了较好的指标。