一种低功耗高稳定性的LDO设计

基于Nuvoton 0.35μm CMOS工艺,设计了一种低功耗、高稳定性、高瞬态响应的无片外电容低压差线性稳压器(LDO)。误差放大器为交叉耦合结构,通过调节耦合对的比例可在低电流下获得相对大带宽和高增益,从而保证系统稳定性。电路基于自适应偏置结构,动态跟随负载电流变化,为前级误差放大器提供偏置电流,提高环路带宽进而提高LDO的瞬态响应。仿真结果表明,LDO的输入范围为1.3~3.3 V,输出电压稳定在1.2 V,压差仅为100 mV;全负载范围内相位裕度(PM)最差为64.4°;负载电流在0.1μA~20 mA跳变时,欠冲电压为71.52 mV、恢复时间为526 ns,过冲电压为90.217 mV、恢复时间为568 ns,最小静态电流为5.17μA。

一种进行环路隔离的大电流高电源抑制比LDO设计

针对传统带有电荷泵、以NMOS作为功率管的LDO驱动能力低下和输出纹波偏高的问题,基于Huahong 0.35μmBCD工艺,设计了一种隔离交直流环路的大电流LDO。该LDO通过将直流环路和交流环路进行隔离,降低了对电荷泵驱动能力的需求,从而保证NMOS功率管栅极驱动电压的较低纹波并实现大电流输出。通过加入纹波电流吸收电路,增强了LDO的PSRR。结果表明,在3.41~5.5V的输入电压范围内,LDO的输出电压为3.3V,输出电流最高达到3 A,压差为110 mV。LDO在轻负载下的PSRR为:111.261dB@DC,86.9005dB@1kHz,78.9472dB@1MHz;重负载下的PSRR为:111.280dB@DC,84.1231dB@1kHz,39.2638dB@1MHz。

基于前馈补偿的快速响应无片外电容LDO设计

无片外电容低压差线性稳压器(LDO)可以为高度集成的片上系统(SoC)提供低噪声、低纹波的电源电压。针对无片外电容LDO瞬态响应速度较慢、稳定性较差的问题,采用有源前馈补偿技术加快功率管的充放电速率,提高LDO的瞬态响应速度;且引入左半平面零点,改善系统的稳定性。同时,前馈补偿电路可以使LDO在轻载和重载之间变化时,自适应地在二级级联放大器和三级级联放大器结构之间切换,确保LDO在全负载范围内保持稳定。采用TSMC 0.18μm CMOS工艺进行电路的设计。仿真结果表明,在片上负载电容为20 pF且负载电流在0~200 mA变化时,设计的无片外电容LDO能够工作在1.7~2.8 V的输入电源电压下,稳定输出1.5 V的供电电压,系统在全负载范围内的相位裕度大于45°。当负载电流在1μs内,在0 mA和200 mA之间跳变时,过冲和下冲电压小于100 mV,恢复时间低于0.6μs。设计的LDO在高稳定性、快速瞬态响应和宽负载范围方面取得了较好的性能。

一种用于低噪声LDO的动态零点补偿技术

为提高低压差线性稳压器(Low-DropOut Linear Regulator,LDO)的稳定性并降低前馈电路所产生的噪声,提出了一种生成自适应补偿零点的低噪声前馈电路。该前馈电路通过镜像调整管的负载电流,通过低值反馈电阻形成高增益反馈信号,与LDO输出电压经反馈网络传递给反馈端的信号耦合形成由负载电容、负载电流控制的可控零点,可有效提高LDO电路整体的稳定性。此外,电路内部加入了产生动态极点的自适应电流补偿电路以保证次极点不会对环路的相位裕度产生影响。基于0.18μm BCD工艺设计,该电路在0~800 mA的宽负载范围、5 V输入3.3 V输出下相位裕度均高于48°,适用负载电容范围≥1μF,同时该LDO在10~100 kHz的频率范围内输出噪声仅为5.0617μVrms。

一种应用于LDO的温度保护电路设计

温度保护电路是LDO芯片的重要组成部分,能够保证LDO及其负载电路工作在安全温度区间内,避免温度过高而导致芯片损坏。提出了一种应用于LDO的温度保护电路,使芯片工作温度过高时自动关闭供电通路。所提出的温度保护电路利用双极晶体管基极-发射极电压的温度特性,当温度过高时将比较器状态翻转,输出控制信号控制调整管的栅极电压。本电路采用SMIC 0.18μm CMOS工艺进行电路设计并用Spectre软件进行仿真验证,结果显示本电路能够实现130℃关断LDO,温度下降到105℃重启LDO恢复工作,温度迟滞为25℃,工艺角仿真结果显示该电路工艺稳定性良好。

一种高PSRR高稳定性的LDO设计

提出了一种高PSRR高稳定性的低压差线性稳压器(Low Dropout Linear Regular,LDO),该LDO设计了高精度的带隙基准电路和误差放大器,并利用前馈纹波消除技术设计了电源抑制比增强模块,有效提高了电路中高频的电源抑制比(Power Supply Rejection Ratio,PSRR)。基于CSMC 0.18μm工艺对提出的LDO电路进行仿真验证,芯片面积为150μm×131μm。该LDO在4.5 V~5.5 V的输入电压范围下,稳定输出不受温度影响的2.5 V电压;于1 mA轻负载下,电源抑制比在低频处为-103.3 dB,在1 MHz处超过-60 dB。当输出电容为2.2μF时,LDO电路轻载下相位裕度为58.3°,重载下相位裕度为64.1°,具有良好的系统稳定性。

水滑石衍生CuMgFe-LDO催化剂协同净化氮氧化物和甲醇

NH_(3)-SCR催化剂同时去除NO_(x)和挥发性有机物(VOCs)引起了人们的广泛关注,然而,VOCs的存在会对脱硝反应产生负面影响,尤其在低温条件下。本研究选定水滑石衍生复合氧化物(Cu)MgFe-LDO催化剂探索协同脱除NO_(x)和甲醇性能,着重考察Cu的引入以及CuO_(x)和FeO_(x)相互作用对协同反应的影响,并对所制备的催化剂进行表征测试。结果表明,含Cu催化剂的脱硝活性均高于MgFe-LDO催化剂,最佳催化剂Cu_(0.5)MgFe-LDO在230~300℃温窗内具有较好的脱硝活性和甲醇氧化性能。适量引入Cu加强了Cu、Fe物种间的相互作用,有利于氧化还原循环,从而产生更多的氧缺陷及活性氧,过量Cu掺杂会破坏催化剂结构,降低表面酸性,引入Cu可以减缓甲醇对SCR反应的抑制作用。这些结果可为实际应用SCR催化剂协同去除VOCs提供指导。

高稳定性快速响应的无片外电容LDO设计

针对光通信集成电路及片上系统的电源与电路之间相互干扰的问题,基于TSMC 65 nm CMOS工艺,设计了一种高稳定性、快速响应的无片外电容低压差线性稳压器(Capacitor-Less Low Dropout Regulator,CL-LDO)。LDO电路包括带隙基准模块、推挽误差放大器、电源抑制比(Power Supply Rejection,PSR)增强电路和尖峰抑制电路。推挽误差放大器为共栅极输入,有效降低了输出阻抗。放大器交叉耦合输入的方式显著提升了功率管摆率,内部添加拓补结构解决了环路增益过低及对称性差的问题,采用密勒补偿实现了0~100 pF全负载电容条件下系统稳定。主环路结合尖峰抑制电路改善瞬态性能,PSR增强电路产生可修调的负电容消除了功率管栅端产生的电源纹波,有效提升了LDO中频段电源抑制比。仿真结果表明,负载电流在0~100 mA内,该LDO的上冲电压和下冲电压分别为58 mV和89 mV,最小恢复时间为1.2μs,全负载范围内最差的相位裕度为64°,空载状态下的电源抑制比为99.2 dB@10 kHz,在不同工艺角下最差的负载调整率和线性调整率分别为0.016 mV/mA和5.1 mV/V。

一种高PSR低静态电流LDO设计

设计了一种基于0.18μm BCD工艺的高电源抑制(PSR)低静态电流低压差线性稳压器(LDO)。详细分析了多条电源噪声传递路径对系统PSR的影响。为优化系统中低频段PSR,设计了一种双轨供电的三级误差放大器。此外还引入了预稳压单元,降低了电压基准模块对系统低频段PSR的影响。为降低系统的静态电流,设计了一种基于耗尽管的超低静态电流电压基准。仿真结果表明,该LDO在不同输出电压下静态电流仅5μA,并且在250 mA负载电流内PSR<-110 dB@1 kHz, PSR<-55 dB@1 MHz。

一种双环快速瞬态响应无片外电容LDO

针对传统低压差线性稳压器(LDO)需要离片大电容的不足,基于180 nm CMOS工艺设计了一款双环快速瞬态响应的无片外电容LDO。该LDO采用极点分裂技术,以保证在不同负载电流情况下的稳定性,并通过瞬态增强电路检测输出电压的波动来为功率管栅极提供额外充、放电电路,以减小系统的过冲电压。同时,在传统模拟环路的基础上增加了数字辅助环路,以提升LDO的最大负载电流。仿真结果表明,当电源电压为1.8 V,输出电压为1.5 V,该LDO负载电流最大值为275 mA,空载静态电流为39μA。负载电流1~250 mA在1μs的时间跳变时,上冲电压为66 mV,下冲电压为77 mV。结果表明LDO的带载能力、瞬态响应性能在双环路加持下得到显著提升。

GaN器件辐照效应与LDO电路的单粒子敏感点协同设计研究

创新地开展p型栅GaN器件的单粒子辐照与建模研究,提取的单粒子激励电流被加载用于全GaN的低压差线性稳压器(LDO)稳压电路的单粒子设计中,获得了该电路单粒子敏感节点,最终得到该节点在重载状态与轻载状态时对应的单粒子瞬态(SET)响应分别为500 mV/60 ns,1210 mV/60 ns。上述研究建立起GaN器件-全GaN基电路的T-CAD/SPICE单粒子效应协同设计方法。

一种低噪声、高PSRR的LDO设计

基于smic40工艺提出了一种低噪声、高PSRR的LDO,将在该LDO中,采用预放大结构,在传统误差放大器(EA)之前加入BJT预放大级,降低EA的1/f噪声,以提高LDO噪声性能。为了克服PSRR与其他诸如环路稳定性和负载能力等重要设计参数之间的权衡,提出的LDO使用带有二极管连接型的PMOS充当缓冲器,电源纹波通过晶体管的栅极,并通过NMOS缓冲器增强LDO的纹波抑制能力,PSRR改进超过40 dB。实验结果表明,该LDO实现了从10 Hz到100 kHz的RMS噪声在室温下小于2μV,液氮温度77 K下小于1μV;仿真在1 kHz时PSRR为-80 dB,100 kHz时PSRR为-44~-62 dB。

应用于SAR ADC的低压瞬态强化LDO

为提升采样频率为2 MHz的12 bits ADC的性能,在TSMC40 nm工艺中设计了一种用于提供基准电压的瞬态强化低压差稳压器(LDO)。误差放大器采用附加动态偏置的折叠共源共栅放大器结构,用于在大负载时加大带宽,提升增益。瞬态强化电路,使用微分器加推挽放大器的组合向功率管栅极提供快速抽灌电流,同时兼具频率补偿功能,节省补偿电容面积。再附加一个比较器控制的电流镜电路,直接调控输出电压的过冲值。加快瞬态期间大信号恢复过程。该LDO基于TSMC40 nm工艺,结果表明,在50 pF负载电容,1.1 V电源电压下,该LDO可以稳定驱动0到25 mA的负载,瞬态输出电压峰峰值在60 mV以内,整体功耗112μA。

一种具有反压保护功能的高性能LDO设计

针对LDO在反向电压状态下存在反灌电流现象并会对芯片造成损坏的问题,传统方案一般采用二极管进行反向保护,但这种方法会显著增大LDO的最小压差。文章采用MOS管替换二极管的方式来构成反向电压保护结构,并优化误差放大器和功率管尺寸,设计出的LDO最小压差在500 mA满负载下达到251 mV。然而加入防反向MOS管会使功率管的栅极驱动电容负载增大,给环路的稳定度带来难题。针对该问题,文章使用零极点抵消技术,通过引入零点的方式解决了LDO环路稳定困难的问题。电路基于TSMC 0.18μm BCD工艺设计,测试结果与仿真结果相符。结果表明,在2.5~20 V的输入电压范围内,负载电流为0~500 mA时,电路的输出电压为1.2 V,精度在±1%以内;负载调整率和线性调整率分别为0.85μV/mA和11.65μV/V;PSRR为93.4 dB@100 Hz。

一种衬底波纹注入的宽频带高PSR无片外电容LDO

基于40 nm CMOS工艺,设计了一种具有高频高电源抑制(PSR)的无片外电容低压差线性稳压器(LDO)电路。电路采用1.1 V电源供电,LDO输出电压稳定在0.9 V。仿真结果表明,传统无片外电容LDO电路的PSR将会在环路的单位增益频率(UGF)处上升到一个尖峰,之后才经输出节点处的电容到地的通路开始降低,最高时PSR甚至大于0 dB。采用新型的衬底波纹注入技术的LDO能很好地抑制PSR的尖峰,可以做到全频段都在-20 dB以上,相比传统结构,尖峰处的PSR提高了20 dB以上。该LDO适用于需要低电压供电的射频电路。

一种无片外电容高瞬态响应LDO设计

基于UMC55nm工艺,本文设计了一种可应用于SoC中供电的LDO低压差线性稳压器。由于Capless-LDO在输出端没有μF级别的电容,环路的稳定性与瞬态响应将受到影响。本文基于这两点提出了采用电流微分器以及电容倍乘技术来提高环路的稳定性以及瞬态响应,最后通过Cadence Spectre仿真验证了设计的可行性。仿真结果表明,设计的LDO在电源电压1.2V下,能够稳定输出1.1V。在切换轻重载情况下,电路输出过冲电压24.2mV,下冲电压21mV,恢复时间均小于3μs。

一种低静态电流高瞬态响应无片外电容LDO设计

基于SMIC 0.18μm BCD工艺设计了一种低静态电流、高瞬态响应的无片外电容低压差线性稳压器(Low Dropout Regulator, LDO)。误差放大器采用一种跨导提升技术,在低静态电流的情况下,实现更高的环路增益及单位增益带宽。由于采用高增益误差放大器,可以通过适当减少功率管尺寸来增强瞬态响应。采用有源反馈,在不引入额外静态电流情况下,增大环路的次极点。同时当LDO输出电压变化时,能够增大功率管栅极的动态电流,实现高瞬态响应。此外在有源反馈的基础上,采用反馈电阻并联小电容的方式,以提高环路稳定性。利用Cadence Spectre软件对LDO进行仿真验证。结果显示,LDO的静态电流仅为10μA;在负载电流为1 mA的情况下,相位裕度最高可达70.9°;LDO负载电流在500 ns内从1 mA切换到100 mA时,下冲电压为134.7 mV,下冲电压恢复时间为1μs;负载电流在500 ns内从100 mA切换到1 mA时,过冲电压为155.5 mV,过冲电压恢复时间为430 ns。

一种无片外电容高电源抑制比LDO设计

低压差线性稳压器(Low Dropout Regulator,LDO)电路要求低输入输出压差和高电源抑制比(Power Supply Rejection Ratio,PSRR)。本文采用前馈纹波消除电路和负电容电路实现了在低输入输出压差(≤0.2 V)条件下分别对无片外电容高电源抑制比LDO的10 KHz以下频段和1 MHz频带内的电源噪声抑制能力进行提升。此外,提出的方案还通过调整第二级误差放大器的增益,实现了级间电源噪声制约,进一步提升了电源抑制比。本文基于SMIC 55 nm工艺对提出的LDO电路进行了设计与仿真。结果表明,设计的LDO在1.8 V输入电压下可以获得稳定的1.6 V输出电压,输入输出压差≤0.2 V,在1MHz以下频段内PSRR均大于75 dB,10~100 KHz频段的积分噪声为15μV_(RMS)。此外,该LDO还实现1.43 mV/V线性调整率,负载调整率为10μV/mA,总体电路消耗静态电流为76μA。

基于TCP状态机的LDoS攻击检测方法

低速率拒绝服务LDoS(Low-rate Denial of Service)攻击是当代大数据中心和云计算平台的最大威胁之一。本文主要通过NS2仿真平台实现LDoS攻击,并利用TCP状态机模型建立HMM模型,计算TCP状态机拥塞控制四个参量求加权平均数,得到的值用NCPSD的值代替,作为判别有无攻击的依据,以此达到检测LDoS攻击的目的。

基于低功耗验证的LDO与DVFS仿真技术研究

本文分析了低功耗技术,阐述了DVFS系统原理与技术,给出了LDO与DVFS的联合仿真技术,搭建了一个包含CPU行为模型、功耗管理模型和性能计算模型的仿真平台。其中,CPU行为模型采用2级流水线设计,专注于nop和mac两种指令,以模拟实际运行中的CPU行为。功耗管理模型则通过监控CPU的翻转率来计算所需的调节电压,并通过自适应滤波器实现电压的动态调整。在130nm工艺下的仿真结果表明,随着前向预测步长的增加,功耗逐渐降低,而效率(MIPS/mW)逐渐提高。具体来说,当前向预测步长从1ns增加到128ns时,功耗降低了32%,从100mW降低到68mW;同时,效率提高了47%,从20MIPS/mW提高到29.4MIPS/mW。通过对比分析不同步长下的功耗和效率数据,即在保证系统稳定性的前提下,适当增大步长可以降低功耗。