三相电压不平衡下DDSRF-PLL与DSOGI-PLL的锁相误差检测与补偿方法

由于高渗透的分布式电源、多样化的负荷类型以及电网故障等因素,并网点三相电压不仅存在幅值不平衡,而且会出现相位不平衡现象。这种情况下,广泛应用的解耦双同步坐标系锁相环(DDSRF-PLL)和双二阶广义积分器锁相环(DSOGI-PLL)无法获得精确的同步信息。为此,该文在论证这两种锁相环具有理论等价性的基础上,阐释三相电压不平衡与锁相误差的内在关系,进而提出一种锁相误差的补偿方法,实现幅值和相位不平衡下的准确锁相。所提方法仅需对电压采样值进行简单计算即可获得不平衡相位和锁相误差,实现开环相位补偿,无需修改原有锁相结构,具有良好的拓展性。最后,通过仿真和实验验证了所提方法的有效性。

基于CCSFF-FPLL的PMSM位置估算误差抑制

在基于滑模观测器的无位置传感器控制系统中,低通滤波器的使用会使反电动势产生相位延迟,在加减速工况下锁相环位置估计的动态性能较差,二者都会造成较大的位置估算误差。针对这两个问题,该文提出了一种基于CCSFF-FPLL的转子位置估算方法。该方法采用复系数同步频率滤波器(CCSFF)对反电动势进行滤波,利用其在中心频率处没有相位延迟和幅值衰减的特性来实现反电动势的准确提取;同时在传统锁相环的基础上增加了转速前馈的路径,设计了一种前馈锁相环(FPLL)来提取反电动势中的位置信息。仿真与实验结果表明,该文所提的方法能够有效抑制转子位置的估算误差,提高估算精度。

计及风电PSS与PLL耦合对功角振荡影响的DFIG控制参数协调优化

双馈感应发电机(doubly fed induction generator,DFIG)装设电力系统稳定器(power system stabilizer,PSS),有助于抑制同步发电机间功角振荡,但抑制效果受DFIG锁相环(phase-locked loop,PLL)跟踪误差影响。考虑PSS与PLL耦合特性对功角振荡的影响,提出改善振荡抑制效果的DFIG控制参数协调优化算法。首先基于DFIG有功控制的分解等效结构绘制DFIG-PSS与锁相误差的耦合路径,提出耦合特性解析表达。然后建立耦合解析表达对控制参数的轨迹灵敏度向量,以向量2-范数之比定义耦合强度,量化耦合特性对功角振荡的影响程度。最后基于耦合强度指标,提出带有PLL参数动态不等式约束的多步优化模型,以协调DFIG控制参数取值,提高并网系统对功角振荡的抑制效果。仿真结果证实了耦合特性对功角振荡的影响,验证了所提协调优化算法的有效性。

基于DDS+PLL的频率合成方法研究

针对传统的PLL在小数分频时引起的边界杂散问题,采用DDS作为PLL的参考时钟,通过动态调整DDS的输出频率及PLL的整数分频比,使PLL在整数分频模式下仍具有小步进的合成频率精度。经过理论分析和实测实验验证了方案的可行性,实测实验表明,采用DDS+PLL方案合成频率可以有效解决整数边界杂散,并实现了最大9.31 Hz的频率步进精度。

基于DDS+PLL技术频率合成器的设计与实现

本文介绍了DDS+PLL方式实现频率合成的基本原理和技术优势。根据GSM-1900系统对频率源的要求,提出了一种基于DDS+PLL结构频率合成器的硬件电路设计方案。借助于EDA仿真软件ADS、ADISimPLL完成了频率合成器中关键模块参数的确定,并对系统性能进行了仿真分析,最后运用AD9851、ADF4113等芯片完成了频率合成器的硬件实现,测量结果表明该频率合成器达到了设计指标,系统性能良好。

DDS频率合成器杂散的PLL抑制

DDS频率合成器由于其固有的数字特征,使得输出信号中存在大量的杂散,杂散的抑制一般通过输出端的低通或带通滤波器来进行,但效果较差。PLL具有良好的窄带和跟踪特性,文中提出了基于PLL的窄带滤波器杂散抑制方法。利用ALTERA公司Dspbuilder工具箱实现的DDS进行仿真,通过输出信噪比的比较,验证了该法的正确性。

公司专利战略的PLL框架模型

分析了公司战略、业务战略以及技术战略的基本问题,并讨论其与专利战略的联系,结合专利战略包含的专利获取、许可及诉讼三类主要战略活动,构建了一个专利战略的PLL(Patenting,Licensing,Litigation)框架模型,用于指导企业的专利战略制定实践.

超顺磁性氧化铁(SPIO)与多聚赖氨酸(PLL)纳米粒的制备、结构验证及其空间结构表征

目的 探讨葡聚糖修饰的超顺磁性氧化铁（super-paramagnetic iron oxide,SPIO）与多聚赖氨酸（polylysine,PLL）纳米粒的制备及其结构验证和空间结构表征。方法 在共沉淀法制备葡聚糖修饰的SPIO基础上,加入PLL制备出一种新的SPIO-PLL纳米粒,利用粒度电位分析仪、透射电镜（transmission electron microscopy,TEM）对SPIO-PLL的粒径、电位、形貌学进行检测;高效液相凝胶色谱法（gel permeation chromatography,GPC）、红外光谱（fourier transform infrared spectroscopy,FTIR）及核磁共振氢谱法（1HNMR）对SPIOPLL连接成功与否进行验证;高精度的原子力显微镜（atomic force microscope,AFM）对SPIO-PLL的结构、形态及连接状态进行空间结构表征。结果 粒度电位分析和TEM结果显示SPIO-PLL的平均粒径为7.37 nm,平均电位为13.6 mV;GPC、FTIR及1HNMR结果显示SPIO及PLL之间已经成功连接;高精度AFM清楚显示出SPIO与PLL之间以亚胺键形式稳定相连。 结论 成功制备出一种性质稳定、粒径较小的新型SPIO-PLL纳米粒,这将对随后的肿瘤特异性探针制备奠定一定的基础。

基于PLL载频跟踪的电容式叶尖间隙测量技术

针对电容调频式叶尖间隙测量中存在的杂散电容问题和叶尖间隙信号的在线检测需求,设计了基于锁相环(PLL)载频跟踪的测量方案.方案中PLL无差载频跟踪环路能够有效地抑制杂散电容造成的缓慢载频漂移;选择1,MHz的中频频率将信号带宽提高到200,kHz,并设计了峰值采集控制时序以提高系统测量效率;理论推导出并用实验数据验证了信号的非线性模型.模拟实验结果表明,测量系统灵敏度高,具备了高速在线检测能力.

基于DDS与PLL混合的频率合成改进方法研究

电子系统对频率源的精度、频率分辨率、转换时间和频谱纯度等指标提出了越来越高的要求.锁相频率合成技术具有体积小、电路简洁、杂散抑制度高,具有窄带跟踪滤波能力的特点,得到了广泛应用,但其存在频率步进与转换时间的相互制约的缺点.而DDS具有极高的分辨率,极快的频率转换速度,输出频率上限不高.两种常用的方法有各自的优势和不足,因此可以采用DDS+PLL技术方案,既能保持锁相环路的优点,又弥补了锁相环路的不足.本文正是基于这一思想提出了混合频率合成方法的改进方案.

一种基于DDS和PLL技术本振源的设计与实现

现代频率合成技术正朝着高性能、小型化的方向发展,应用最为广泛的是直接数字式频率合成器(DDS)和锁相式频率合成器(PLL)。介绍直接数字频率合成器和锁相环频率合成器的基本原理,简述用直接数字频率合成器(AD9954)和锁相环频率合成器(ADF4112)所设计的本振源的实现方案,重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计等,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果。

基于DDS+PLL的X波段频率合成器设计

本文提出了DDS激励PLL的X波段频率合成器的设计方案,给出了主要的硬件选择及具体电路设计,并且对该频率合成器的相位噪声以及捕获时间进行了深入分析。最后对样机性能进行了测试,结果表明该X波段频率合成器带宽为800MHz、输出相位噪声优于-85dBc/Hz@10kHz、频率分辨率达0.1MHz,可应用于X波段雷达信号源中。

900 MHz DDS/PLL在矿井无线通信系统中的应用

矿井无线通信的一个发展方向是以甚高频为主的矿井无线通信。在甚高频系统中 ,射频的的频率合成器部分采用DDS/PLL技术。DDS/PLL可实现频率范围宽、频率转换速度快、频率分辨力高。

基于DDS与PLL的C波段全相参雷达频综设计

提出了一种直接数字频率合成(DDS)与锁相环(PLL)相结合的全相参频率合成方案。运用HMC704控制压控振荡器(VCO)设计高性能锁相本振源,将AD9910在基带产生的线性调频(LFM)脉冲调制信号经二次变频搬移到C波段,改善了输出信号的相噪和杂散,降低了系统的复杂性。实现了低相噪,低杂散,窄步进的C波段全相参雷达频综。结果表明,该频综在C波段输出LFM信号的幅度大于10dBm,频率步进为1kHz,相位噪声优于-103dBc/Hz@1kHz,各项指标均满足实际工程要求。

PLL驱动DDS的低相噪小步进LFM信号源设计

介绍了一种低相噪线性调频(LFM)雷达信号源的产生和实现方案。通过分析DDS输出信号频谱和杂散,采用HMC704控制VCO的方法设计了1 GHz的锁相环路(PLL)作为DDS的时钟驱动电路,并对环路滤波器和AD9910硬件电路优化设计改善杂散和相噪性能。通过计算寄存器参数和分析SPI总线时序,利用FPGA对DDS和PLL高速配置。最后给出了系统实物图和测试方法,实测结果表明:该线性调频源输出幅度大于-3dBm,频率步进为1kHz,相位噪声优于-103dBc/Hz@1kHz,各项指标满足实际工程要求。

基于双PLL的大频偏直扩信号的载波跟踪

针对直接序列扩频通信中的载波恢复问题,提出了一种基于自适应算法设计的双PLL载波跟踪方法。该方法采用两个PLL,一个用来产生由频偏引起的相偏,另一个则用来跟踪接收到的扩频信号载波的相偏。在高动态环境下,应用此环路可以迅速地捕获到存在大频偏的调制载波信号的相位。双PLL中所使用的LPF和NCO均可通过软件编程来实现其功能,而且环路中所使用的参数可以通过计算机仿真来调整。仿真结果表明,该方法有良好的跟踪效果。

一种FLL辅助PLL的GNSS接收机矢量跟踪环路

全球导航卫星系统(GNSS)接收机的设计主要包括捕获、跟踪、解算三个环节,其中,跟踪环节中载波频率和码频率的稳定性直接影响着导航定位性能。为改善动态环境中载波频率和码频率的波动性,提高定位精度,提出一种频率锁定环路(FLL)辅助相位锁定环路(PLL)的GNSS矢量跟踪环路结构。在载波环中,采用二阶FLL辅助三阶PLL的跟踪方法,通过预测载波相位、载波频率、载波频率率,更新载波相位值并反馈到载波NCO,实现载波稳定跟踪;在码环中,将解算环节获取的伪距信息反馈到跟踪环节,实时更新各跟踪通道的码频率,实现码环稳定跟踪。实验结果表明,相较于传统的标量跟踪方法,所提出的FLL辅助PLL的矢量跟踪方法能够在动态环境下输出较小的载波频率和码频率误差,且具有更高的定位精度。相较于其他的环路改进算法,该方法融合了载波改进技术与矢量跟踪技术,且利用真实卫星数据验证了所提方法的定位效果。

改进PLL的永磁同步电机无传感器控制研究

针对滑模观测算法因高频抖振引起的无感永磁同步电机转子速度和位置估计误差较大、反电动势幅值失配问题,提出一种改进PLL的滑模观测永磁同步电机无传感器控制算法。设计了抑制反向电动势次级谐波的自适应滤波算法,减小了转子速度和位置估计误差;引入幅值归一化算法,解决了因电机参数变化引起的反电动势幅值失配问题,提升了系统的抗干扰能力和动态响应速度。仿真结果表明:新算法的观测精度较高,转速估计误差仅为5 r/min,转子位置估计误差仅为0.1 rad,且在阶跃输入信号下有较强的动态响应性能。

三阶PLL无源环路滤波器的设计与仿真

为提高锁相环的性能,简化高阶锁相环中无源环路滤波器的设计过程,提出了三阶PLL中无源超前-滞后滤波器的一种设计方法。首先给出锁定状态锁相环的数学模型,选定使PLL特性稳定的无源滤波器的电路结构,根据结构求出锁相环的相位传递函数,确定使系统稳定的相位最大返回处频率,合理分配滤波器的零、极点,进而综合出环路滤波器的设计方法,以及电路中各元件的计算公式。给出了设计实例并进行了PSPICE仿真,结果表明其性能完全能达到设计要求。该方法对任意三阶PLL无源滤波器的设计都是实用的。

一种基于DDS和PLL的Chirp超宽带信号源设计与实现

Chirp超宽带具有峰值平均功率比(peak to average power ratio,PAPR)接近为1、测距定位能力强等优势,能够有效解决传统的超宽带技术存在的PAPR过大、传输距离短等问题,设计并产生Chirp超宽带信号是实现该通信系统的关键技术之一。提出了一种高性能Chirp超宽带信号源方案,通过采用现场可编程门阵列(field-programma-ble gate array,FPGA)控制直接数字频率合成(direct digital synthesis,DDS)芯片AD9956产生低频Chirp信号,并结合锁相环(phase locked loop,PLL)技术实现带宽扩展,从而获得Chirp超宽带信号。实验表明,所设计的Chirp超宽带信号源具有结构简单、可编程、可扩展、性能好及实用性强等优点。