椭圆曲线标量乘高效方案设计

对于一些资源受限的应用场景而言,椭圆曲线密码算法的计算量还是比较大,这严重影响了网络的生命周期,需要对算法进行轻量化改进以减少资源消耗。标量乘运算是影响椭圆曲线密码算法执行效率的关键,针对无线传感器节点的内存和处理特点,首先对其底层的域运算进行改进,提出了二进制域上的3-Karatsuba联合区块乘法算法、快速模约减算法、模平方及模逆算法,减少了域运算过程的基本运算和内存读写次数,最后基于Montgomery算法设计了GF(2~m)上的标量乘快速实现方案。在8 bit AVR微处理器上实验表明,完成一次GF(2~(163))域上的ECC点乘运算共需要5 160 991个时钟周期,时间消耗大约为0.70 s,改进后的方案在运算效率方面有一定优化。

高并行可配置的GF(p)域ECC处理器

提出一种基于传输触发架构的可配置高并行性素域椭圆曲线密码处理器。该处理器用于快速实现点乘运算,通过配置特殊的功能单元、总线以及寄存器文件堆,可针对不同安全需求进行扩展。超长指令字的指令格式使处理器具有高并行性。设计的特殊功能单元MMAU加速了模乘运算的实现。仿真结果表明,在0.18 m CMOS工艺下,处理器所占面积为83 Kgates,能工作在最大120 MHz时钟频率下,可以在0.425 s和2 ms内完成一次192 bit的模乘和点乘运算。

一种用于ECC密码体制的模乘器设计

提出了一种基于Montgomery算法的模乘器。与现有结构相比,由于采用了多级流水线的乘法器结构,提高了系统的时钟频率;并通过引入预计算单元,解决了流水线停顿的问题,提高了系统的并行性,减少了所需的时钟数。该模乘器位长233位,基于SMIC 0.18μm最坏工艺的综合结果表明,电路的关键路径最大时延为3.8 ns,芯片面积2 mm2。一次模乘计算只需要108个时钟周期,适合ECC密码体制的应用要求。

小面积、低能耗的GF（2^m）域ECC模运算VLSI实现

以面积、能耗为优先准则,研究了GF(2m)域椭圆曲线密码(ECC)模运算VLSI的实现.选择GF(2163)上固定多项式基,引入了简单有效的快速模平方算法和改进的模逆算法,利用串行结构分别实现了模乘、模平方与模逆模块.基于UMC 0.25μm 1.8V工艺库的仿真结果表明,提出的串行模乘、快速组合逻辑模平方和快速模逆VLSI实现方式,通过牺牲域多项式灵活性,能够有效地减小面积、降低能耗,适合于资源受限的ECC系统.

一种适合ECC的三级流水模乘加单元设计

大数模乘和模加/减是椭圆曲线密码学(Elliptic Curve Cryptography,ECC)中的基本运算.通过分析改进的Montgomery模乘算法,把模乘运算划分成3个阶段映射到3级流水线电路中,并在不影响模乘运算效率的情况下添加少量的硬件资源到流水线的第3个阶段,得到了一个模乘加单元(Modular Multiplication and Addition Unit,MMAU).和Crow等人给出的包含4个模操作ALU的模运算处理器相比,三级流水的MMAU节省了50%的资源,同时吞吐量提高了6%.

GF(2m)域ECC点乘算法优化设计

针对无线传感器网络(Wireless Sensor Network,WSN)高安全、低功耗、轻量化的应用需求,重点对椭圆曲线密码体制的模乘和模逆运算作了优化设计,设计了一种GF(2m)域的ECC点乘计算优化方案,并进行了相应的硬件电路设计。经过FPGA平台仿真测试,在GF(2233)域上完成一次点乘运算共需要1.6444 ms,占用10682个Slices,相比于同类设计在计算速度和资源使用上都有明显改善,可以较好地适用于WSN等资源受限的场所。

一种高速可伸缩的双域Montgomery模乘器架构

为提高Montgomery模乘在硬件实现上的运算速度并保持较高的性能,提出一种适用于高速椭圆曲线密码处理器的高速可伸缩的双域Montgomery模乘算法及其硬件架构。通过迭代调用Karatsuba乘法,实现最大位宽为576 bit的Montgomery模乘,并利用Montgomery模乘相邻运算部分数据的无关性,通过提前计算部分数据,减少Montgomery模乘运算使用的时钟周期数。基于Karatsuba算法中多次使用大位宽加法运算带来资源消耗大和超长进位链的问题,设计基于双域4-2压缩变换的加法选择电路结构,将一个超大位宽的加法运算拆分成多个小位宽的加法,在一个时钟周期内同时得到所有加法运算的结果,并根据加法的进位输出进行最终输出结果的选择,有效缩短加法进位链的延时。实验结果表明,相比基于ASIC的Montgomery模乘实现方案,Montgomery模乘算法及硬件架构具有更高的灵活性,在65 nm的CMOS工艺下进行逻辑综合,最高时钟频率能够达到459 MHz,面积资源占用为480 254μm2,完成0~145 bit、146~289 bit、290~435 bit和436~576 bit的Montgomery模乘分别仅需要8.72 ns、23.98 ns、58.86 ns和71.94 ns,且具有较低的面积时间积。

双有限域模乘和模逆算法及其硬件实现

有限域上的模乘和模逆运算是椭圆曲线密码体系的两个核心运算。该文在Blakley算法的基础上提出一种radix-4快速双有限域模乘算法,该算法采用Booth编码技术将原算法的迭代次数减少一半,并利用符号估计技术简化约减操作;在扩展Euclidean求逆算法的基础上提出一种能够同时支持双有限域运算的高效模逆算法,该算法不仅避免了大整数比较操作,而且提高了算法在每次迭代过程中的移位效率。然后针对这两种算法特点设计出一种能够同时完成双有限域上模乘和模逆操作的统一硬件结构。实现结果表明:256位的模乘和模逆统一硬件电路与同类型设计相比较,在电路面积没有增加的情况下,模乘运算速度提高68%,模逆运算的速度也提高了17.4%。

高速双有限域加密协处理器设计

文章提出了一种能够同时在有限域GF(P)和GF(2m)中高速实现椭圆曲线密码算法(ECC)的协处理器。该协处理器能够高速完成椭圆曲线密码算法中各种基本的运算。通过调用这些基本的模运算指令,可以实现各种ECC上的加密算法。该协处理器支持512位以下任意长度的模运算。协处理器工作速度很快,整个协处理器综合采用了多种加速结构和算法并采用了流水线结构设计。根据物理综合的结果,协处理器可以工作在300MHz的频率,运算时间比此前的一些同类芯片快4到10倍左右。

基于FPGA的Montgomery模乘器的高效实现

为了提高椭圆曲线密码处理器的模乘速度,提出了一种更有效且更适合硬件实现的Montgomery算法。改进的算法分析了基于CSA加法器的Montgomery模乘算法,提出了多步CSA加法器的Montgomery算法,该算法能够在一个时钟内做多次CSA迭代运算,可以有效地降低时钟个数,进而提高模乘速度。通过ModelSim仿真工具仿真,正确完成一次256位的Montgomery模乘运算只需要16个时钟周期。在Altera EP3SL200F1517C2 FPGA中的运行结果表明,71.5 MHz的时钟频率下,完成一次256位的模乘运算仅需要0.22μs。

GF(2~m)域Montgomery模乘器的高效设计及FPGA实现

为了进一步提高Montgomery模乘的效率,对通用Montgomery模乘算法进行改进,提出一种在单位时钟内能可变步长迭代计算模乘的方案。并结合硬件结构特点设计串并混合结构的模乘运算电路,通过modelsime10.2a及Synplify Pro工具分别进行仿真验证和综合测试。在Xilinx Virtex2系列的xc2v3000 FPGA芯片中综合结果表明,当选取步长为13时,执行一次163位的模乘运算仅需43ns,此时最高频率可达304MHz;当选取步长为14时,完成一次233位模乘仅需要17个时钟周期,且取得速度与资源取的最佳折衷。

基于FPGA的F2^m域椭圆曲线点乘的快速实现

椭圆曲线点乘的实现速度决定了椭圆曲线密码算法(ECC)的实现速度。采用蒙哥马利点乘算法,其中模乘运算、模平方运算采用全并行算法,模逆运算采用费马.小定理并在实现中进行了优化,完成了椭圆曲线点乘的快速运算。采用Xilinx公司的Virtex-5器件族的XCV220T作为目标器件,完成了综合与实现。通过时序后仿真,其时钟频率可以达到40 MHz,实现一次点乘运算仅需要14.9μs。

一种椭圆曲线算法核心运算VLSI实现

根据p元域中的椭圆曲线签名算法,对点乘和模乘计算,提出了一种新的控制流程和结构,并在此基础上进行了VLSI实现。经过对该设计的ASIC综合和仿真,并在FPGA上验证通过,与其他设计相比,具有计算速度快,芯片成本低的优点。

一种改进的模逆算法与硬件实现

在公钥密码体系中,无论是RSA密码还是椭圆曲线密码,模逆运算都是非常关键的运算.模逆运算的前提是两数的最大公约数为1,否则结果是没有意义的.基于现有的二进制模逆算法的基础上提出了一种可以同时求最大公约数和进行模逆运算的算法,并且对算法进行优化,用VERILOG HDL语言进行硬件实现.通过功能仿真和FPGA验证,结果表明该设计可以正确进行32~1 024 bit的大数模逆运算.该设计应用于一款汽车安全芯片的PKI模块,采用UMC 55 nm工艺进行流片,芯片面积为10 mm^(2),工作电压3.3 V,钟频率为200 MHz时,功耗约为30.2 mW.

双域可重构CIOS模乘器的研究与设计

为提高ECC处理器中模乘的运算速度,并支持长度可重构的双域（素域和二元域）模乘计算,分析了CIOS模乘算法的并行性,提出了适用于硬件并行加速的双参数CIOS算法,设计了6级流水线以及多字数据并行运算的模乘硬件电路,可实现1 152位以内任意长度的双域模乘运算。在CMOS 0.18μm工艺库下综合并布局布线,电路最大时钟频率为238MHz。与其他文献的运算时间相比,160~1 024位模乘运算时间减少了17%~40%。

可重构双基双域模乘器设计与实现

选择素数域和二进制域上基于字的Montgomery模乘算法,分析传统双域模乘器在二进制域上运算效率不高的问题,首先选择能够使两个域上模乘器延迟时间相当的字长,并对模乘器进行双域的可重构设计,使之能够同时支持素数域和二进制域上的运算。相较以往设计,采用双域双基设计的模乘器使时钟周期数平均缩短了48%。

基于FPGA的素数域模乘算法的高效实现

为了提高素数域模乘算法在FPGA上的实现效率,本文提出了一种高效的设计方案来完成256*256位模乘法算法。分析蒙哥马利模乘算法特点,利用Xilinx FPGA内部模数IP内核资源设计了512位加法器和256*256位模数乘法器,本文设计的蒙哥马利模乘器相比传统的方案运行效率提高将近50%,这在硬件实现中具有重要意义。

有限素域上椭圆曲线模逆运算的设计与实现

在对四种不同类型的求模逆算法进行改进的基础上,提出了一种统一的有限素数域上的模逆运算结构。该结构结合这四种类型的模逆算法,通过选择信号完成Montgomery模逆或一般整数模逆运算,而不增加其它的硬件资源消耗。最后对该结构采用VHDL硬件描述语言进行了代码设计,并基于FPGA进行了编译综合和布局布线。实验结果表明该设计与采用两种不同结构分别计算的方案相比,节省近一半的硬件资源。

动态负载下的MMC环流抑制策略

模块化多电平换流器(modular multilevel converter,MMC)中子模块电容电压波动与环流相互影响,环流二倍频分量进入子模块储能电容,造成子模块电压波动,引起其他偶次谐波环流。针对该问题,提出一种拓展环流抑制器(extended circulating current suppressor,ECCS),将动态最速下降(dynamic steepest descent,DSD)算法与陷波器结合,对二倍频环流与其他偶次谐波环流进行精确检测。结合拓展准PR环流抑制器,利用环流选择器,对逆变侧负载发生改变时产生的突变环流设定环流抑制区间进行最优化抑制,提高了系统中环流检测的准确性与收敛速度,扩展了环流抑制器应用范围。在MATLAB/Simulink中搭建双端MMC有源输电网络,验证了所提控制策略的有效性。

椭圆曲线加密体制的有限域求模逆算法的改进

本文在整数的扩展欧几里德算法基础上,对椭圆曲线加密体制的有限域求模逆算法作出改进,不仅有效提高了运算速度,使之同时兼容二进制域和素数域,同时也利于硬件实现.