基于ECL逻辑器件的高频相移信号发生电路

提出了一种基于脉冲抑制原理的可编程ECL逻辑器件的高频相移信号发生电路。给出了输出相移量为2π/32的20 MHz信号的频率稳定性测试实验结果,对于1 s～10 000 s的积分时间,艾伦标准方差值σy(τ)<10-9。该电路具有电路设计原理简单、可复制性强、电路体积小、成本低等优点。

一种混合型超高速低功耗ECL电路的设计

本文提出了一种混合型超高速低功耗ＥＣＬ电路结构，并用该电路结构设计制作了工作频率达１０００ＭＨｚ的多功能波形变换器，解决了超高速与低功耗之间的矛盾，适于设计制作超高速大规模集成电路。

高速ECL数字判决器线路研究

以电流模法为基础，优化判决器第一、第二级线路结构和元件参数，减少米勒效应对速率的影响，使数字判决器在晶体管特征频率ｆｒ 一定的条件下，转换速率约提高７０％ 。

1400MHz硅双极低功耗÷8ECL静态分频器

本文介绍了一种超高速ＥＣＬ硅双极低功耗÷８静态分频器的电路原理、电路设计、版图设计、工艺设计及研制结果。整个电路设计以提高电路工作速度和温度特性为中心，采用优化的开关电流分配、最佳的电路工作点设置、带温度补偿的电阻反馈网络结构和合理的版图设计，来提高工作速度和保证良好的温度性能。研制的÷８静态分频器，在－５５～８５℃温度范围内最高工作频率在１４００ＭＨｚ以上。该电路具有可靠性好、稳定度高等特点，可广泛应用于锁相环电路中。

一种超高速÷2 ECL分频器

本文描述了采用氧化物隔离等平面S工艺、离子注入技术和快速热退火,以及采用电阻网络反馈信号的改进型D触发器的优化电路的设计方法研制的1500MHz÷2ECL分频器。电路在常温下的工作速度超过2000MHz,即使在85℃的高温条件下,其最高工作频率也超过1900MHz,完全满足了用户的要求。

全温超高速ECL双模预置分频器设计

本文叙述了全温(-55～+125℃)超高速ECL双模预置分频器的工作原理、电路设计、版图设计及研制结果,还简述了制作工艺。整个电路设计以提高电路工作速度和温度特性为中心,采用优化的开关电流分配、最佳的电路工作点设置、带温度补偿的电阻反馈网络结构和合理的版图设计,来提高工作速度和保证良好的温度性能。研制的÷8/9分频器,在全温范围内最高工作频率达600MHz以上。

一种ECL可编程分频器的研制

本文在分析TTL可编程分频器逻辑功能的基础上,设计了模数在1～16之间任意可变的ECL可编程分频器,利用SPICE电路模拟程序对电路进行了直流和瞬态分析。同时,针对超高速ECL电路的特点,完成了电路版图及工艺设计,并进行了工艺试制。做出了工作频率可达50MHz以上的ECL可编程分频器,比原TTL可编程分频器的工作频率提高了5倍之多。

一种超高速ECL多模分频器

本文着重介绍一种超高速ECL多模分频器的电路原理、电路设计、版图设计、工艺设计及研制结果。通过计算机模拟及优化设计,研制的分频器电路具有分频模数大、分频模数多、工作频率高、输出驱动能力强、输入动态范围宽、输入与输出能与CMOS/TTL兼容和工作温度宽以及使用方便等特点。

一种高速低功耗ECL多模分频器的设计

本文介络一种高速低功耗ECL多模分频器的电路原理、电路和版图设计特点、工艺技术及研制结果。该分频器设计了0.5mA的内部开关电流和350mV的内部逻辑摆幅,输入输出均采用互补驱动。电路分频模数多,频率高,功耗低,典型功耗75mW,为相同集成度的普通ECL电路功耗的1/30～1/40。该电路广泛用于通讯、仪器仪表和频率合成器等领域。

一种600 MHz ECL高速程控分频器的设计

介绍一种ＥＣＬ高速程控分频器的逻辑设计、电路设计及研制结果。该电路的分频比为１２～７５之间任意连续可变的自然数，最高工作频率达６００ＭＨｚ，可广泛用于雷达。

超高速保护中合闸于故障线路的识别方法

可靠地判别断路器合闸时输电线路是否有故障,是超高速保护实用化必须解决的一个棘手问题。文中指出,可将其归结为空载合闸于故障线路的识别问题。合闸于正常线路与故障线路存在时域、频域的特征差异:一方面,初始前、反行波到达保护安装处的时间间隔和它们之间的极性关系都明显不同,并特别分析了三相系统中模量前、反行波的极性关系与单相系统中的极性关系并不完全一致;另一方面,合闸后暂态电压中自振荡频率的含量也显著不同。据此,提出合闸于故障线路的识别原理及其利用小波变换的实用算法,大量ATP仿真表明该识别原理可行、算法快速可靠,将有助于进一步提高超高速保护的性能。

基于可编程逻辑器件的LED显示屏控制系统设计

针对利用单片机设计LED显示屏控制系统中所存在的问题,提出了基于可编程逻辑器件设计和实现的大屏幕LED显示系统,并用串并结合的方案取代以往控制器和显示屏之间串行的数据传输方式。此外,增加光频转换器TSL235,根据环境变化实时调整显示亮度。该系统具有刷新速度快、亮度高、灵活配置、功耗低等特点,外接16 MHz时钟,显示屏能够清晰地显示汉字。

阻塞斩波三相交交变频电源的FPGA控制实现

变频技术是重要的节能技术,所以针对低频或转速不恒定的节能设备,提出了基于FPGA数字控制的三相交交直接变频电源技术。用VHDL语言对主控芯片FPGA编写程序,其输出的高频SPWM信号经驱动电路后作为电源和负载间开关MOSFET的控制信号。MOSFET周期性地部分阻塞电源不能达到负载来改变输出电压的频率,同时在放行的时区斩波来改变输出电压的幅值。基于Matlab仿真平台,对系统进行了建模和仿真,仿真结果验证了该技术的正确性。最后给出了频率为7.14 Hz和2.63 Hz的实验波形,实验结果证明了该技术的可行性。

高速多通道CCD预放电路设计

高速成像应用中,CCD的输出通道数较多,且每个通道的速度也很高。多通道输出需要多个放大器对信号进行放大。当放大器数量较多时,电路板布局时很难使放大器靠近CCD放置。较长的电路板走线产生的寄生电容和CCD输出电阻形成的低通电路严重限制了带宽。因此,在电路设计时采用了高频补偿方法解决了带宽限制的问题。在电路板设计时采用去除运算放大器反馈端地平面的方法避免了放大电路自激振荡。

高频高速印制板材料导热性能的研究进展

随着电子技术的发展,对高频高速印制板导热性越来越高的要求。除了开发高成本的高导热性聚合物材料外,在聚合物中填充高导热性的无机材料也是提高高频高速印制板基材导热性能的有效方法,而且填充型复合材料可以用理论模型预测其导热系数。主要综述了填料的形貌、分布与表面改性对填充型复合材料导热系数的影响等方面的研究进展。

一种高性能低功耗CMOS分频器电路设计

对低功耗CMOS数字系统设计中分频器电路设计问题,基于中芯国际0.18μm混合工艺,设计了一个基于真单相时钟结构的二分频单元,并通过将二分频单元多级串联实现26分频比的分频器电路。对电路的瞬态仿真结果表明:在500 MHz输入频率下,分频器可以分别实现2分频、4分频、8分频、16分频、32分频、64分频的信号输出,对应电路静态功耗为23.7μW。由于版图的电源线VDD、GND采用了双U型结构,避免了芯片面积浪费,每个二分频单元的版图面积仅为18×5.4μm2。基于版图的后仿真结果验证了该电路的功能正确性。

基于VHDL的交通灯控制器的程序设计

基于VHDL语言的交通灯控制器的设计用于模拟路口的红黄绿交通灯的变化过程。该设计可以分为时钟分频、红绿灯状态转换及3种状态译码、数码管动态扫描和数码管显示4个模块,是一个综合性的EDA实验项目。时钟分频模块用于将20 MHz的时钟分为1 Hz的倒计时时钟信号和大于100 Hz的动态扫描时钟信号。文章介绍了VHDL语言的模块化程序设计思想和交通灯的设计思路,并分别编写了4个模块的VHDL程序以及顶层模块的程序,对程序进行了编译并实现了硬件仿真。

10kV高重频开关组件设计

设计了一种基于功率金属氧化物半导体场效应晶体管(MOSFET)的高压开关组件。通过串联20只1 kV的RF MOSFET单元电路,获得耐压10 kV以上的高速、高重复频率的开关组件。开展了高压开关组件的结构设计和1kV的RFMOSFET单元电路设计及散热设计。利用开关组件进行了10 kV脉冲源实验装置设计,测试结果发现脉冲前沿较仿真结果变缓。

硅材料对双极超高速器件的影响

本文选择ECL(发射极耦合逻辑)亚毫微秒门电路EB60、ECL1000MHz÷10分频器S8665、ECL1000MHz÷2分频器S032为样品,从晶向、少子寿命、“雾”及薄外延等方面分析讨论了硅材料对双极超高速器件成品率和性能参数的影响。

基于单片机和CPLD器件的综合系统设计

基于CPLD器件与AT89C51单片机设计了一个综合系统,系统的硬件部分由单片机系统、时钟电路、通信电路、常用的外围电路(LED显示、模数转换等)和CPLD接口电路组成。软件部分采用硬件描述语言VHDL语言和汇编语言,可实现频率测量、采样控制和加法器等功能。