一种EEPROM存储单元的读出电流检测电路

针对电可擦除编程存储器(EEPROM)存储单元的读出电流需要被精确检测的问题,该文提出了一种对EEP-ROM存储单元进行工作电流检测的电路,该电路主要用电流镜来搭建,和读出电路中的灵敏放大器相连。在检测时用电流镜电路把灵放的读出电流镜像到电流检测的输出端。模拟结果显示,用这种检测电路来检测读出电流可以取得较高的精度(98.5%)。同时,电路本身结构简单,在实际中易实现。

钛酸钡基阻变存储单元的构建及其特性

采用磁控溅射在低阻态Si(100)衬底上制备均匀的钛酸钡(BTO)薄膜,通过磁控溅射制备Ag电极,构建Si(100)/BTO/Ag阻变存储单元。利用XRD,SEM和AFM对不同退火温度和保温时间下的BTO薄膜结构和形貌进行表征,利用数字源表对Si(100)/BTO/Ag阻变存储单元进行阻变性能测试。结果表明,退火温度750℃、保温0.5 h条件下制备的BTO薄膜结晶度最高,薄膜表面晶体颗粒呈均匀分布,构建的Si(100)/BTO/Ag阻变存储单元阻变性能最佳,呈现典型的双极性开关效应。

一种新型的低功耗SEU加固存储单元

提出了一种新的SEU加固单元,该单元在保持Whitaker单元基本结构的基础上增加4个晶体管以消除电平退化.SPICE模拟结果表明该单元读写功能正确,静态电流较Whitaker单元下降了4个数量级,写入速度和其他单元相当.通过DESSIS和SPICE混合模拟表明,该单元在LET为94MeV/(mg·cm2)的Au离子撞击下没有发生翻转.

极低电源电压和极低功耗的亚阈值SRAM存储单元设计

提出一款可以工作在极低电源电压条件下,功耗极低的亚阈值SRAM存储单元.为使本设计在极低电源电压(200 mV)条件下依然能够保持足够的鲁棒性,采用差分读出方式和可配置的操作模式.为极大限度地降低电路功耗,采用自适应泄漏电流切断机制,该机制在不提高动态功耗与不增加性能损失的前提下,可同时降低动态操作(读/写操作)和静态操作时的泄漏电流.基于IBM 130 nm工艺,实现了一款256×32 bit大小的存储阵列.测试结果表明,该存储阵列可以在200 mV电源电压条件下正常工作,功耗(包括动态功耗和静态功耗)仅0.13μW,为常规六管存储单元功耗的1.16%.

65 nm CMOS工艺的低功耗加固12T存储单元设计

随着CMOS工艺尺寸的不断缩减,存储单元对高能辐射粒子变得更加敏感,由此产生的软错误和因电荷共享导致的双节点翻转急剧增多.为了提高存储单元的可靠性,提出一种由4个PMOS晶体管和8个NMOS晶体管组成的抗辐射加固12T存储单元,并由NMOS晶体管中的N_1和N_2以及N_3和N_4构成了堆叠结构来降低存储单元的功耗;其基于物理翻转机制避免了存储节点产生负向的瞬态脉冲,在存储节点之间引入的负反馈机制,有效地阻碍了存储单元的翻转.大量的HSPICE仿真结果表明,所提出的存储单元不仅能够完全容忍敏感节点的翻转,还能够部分容忍电荷共享引起的敏感节点对翻转;与已有的存储单元相比,所提出的存储单元的功耗、面积开销、读/写时间平均减小了18.28%, 13.18%, 5.76%和22.68%,并且噪声容限的值较大;结果表明该存储单元在面积开销、存取时间、功耗和稳定性方面取得了很好的折中.

实序列FFT算法的存储单元图解析方法

为了正确有效地开发实序列FFT的汇编语言程序,提出了以存储单元图的方式解析实序列FFT算法的方法。首先推导了由复序列FFT的实虚部计算实序列FFT的实虚部的公式,指出了计算复序列FFT所包括的级别、蝶组、蝶形三层循环,所涉及的正弦量的计算与存储方式,以及复序列FFT转化为实序列FFT的步骤等。在此基础上利用存储单元图在TMS320C54X汇编语言环境下详细解析了实序列FFT的实虚部计算公式。设计了复序列FFT的实虚部计算的第一级、第二级、第三级到最后级的存储单元图,由复序列FFT的实虚部计算其共轭对称与反对称部分的实虚部的存储单元图,以及由此计算实序列FFT的存储单元图。CCS3.3环境下的仿真结果验证了该解析方法的正确性。

一种新型低功耗加固SRAM存储单元

提出了一种抗辐射加固12T SRAM存储单元。采用NMOS管组成的堆栈结构降低功耗,利用单粒子翻转特性来减少敏感节点,获得了良好的可靠性和低功耗。Hspice仿真结果表明,该加固SRAM存储单元能够完全容忍单点翻转,容忍双点翻转比例为33.33%。与其他10种存储单元相比,该存储单元的面积开销平均增加了3.90%,功耗、读时间和写时间分别平均减小了34.54%、6.99%、26.32%。电路静态噪声容限大且稳定性好。

钛酸铅铁电薄膜电容器及其存储单元的制备

用溶胶－凝胶方法制备出了ＰｂＴｉＯ３（ＰＴ）铁电薄膜电容器，设计了相应的非易失存储单元。介绍了ＰＴ溶胶的络合、水解成胶反应，铁电薄膜电容器的制备工艺，存储单元电路设计及工作原理。

铁电存储单元单粒子翻转机理仿真研究

采用电路仿真的方法对铁电存储单元中不同电路节点的单粒子效应敏感性进行了研究,分析了铁电存储单元发生单粒子翻转的机理.仿真结果表明,铁电存储单元的单粒子翻转效应与铁电电容的极化状态有关.当单粒子入射阵列中截止态NMOS管时,只会造成存"0"铁电电容的极化翻转;板线上的单粒子瞬态脉冲对存储数据无影响.根据2T2C和1T1C型铁电存储单元的读出方式,分别分析了可能发生的数据翻转类型.提出了铁电存储单元抗单粒子翻转的加固措施.

共源-共栅组态S^2I电流存储单元及其性能

针对原型S2 I开关电流存储单元性能上的一些弱点 ,提出了共源 共栅组态的S2 I电流存储单元 (简称CS2 I)新结构 ,使其关键速度与精度性能得到较好的改善 .相同器件尺寸下的S2 I与CS2 I单元电路相比 ,后者速度性能提高了 1 6倍 ,两种电路结构同样应用于延迟单元和双采样双线性积分器功能部件的HSPICE仿真表明 :CS2 I方式组成的延迟单元的精度提高了 5倍 ,双采样双线性积分器的三次谐波减少了 15dB .

静态随机存储器双向互锁存储单元的抗老化设计

为了延长抗辐照静态随机存储器双向互锁存储单元(DICE)电路的使用时限,得到偏置温度不稳定性效应(BTI)老化效应对DICE单元性能的具体影响,提出抗老化设计方案.通过SPICE仿真实验,分析DICE单元的老化特性,发现因老化加重的读干扰和半选择干扰是影响DICE结构的SRAM单元稳定性和寿命的主要原因.针对DICE单元抗辐照结构的特性,提出新的DICE单元读写端口结构.通过在组成读写端口的4个晶体管之间加入额外的控制晶体管,阻断了DICE单元存储节点相连的路径,消除了读干扰和半选择干扰的影响,避免了单元的读故障和半选择故障的出现.改进后的DICE单元在读状态和半选择状态时的抗辐照能力与改进前相比得到了提升.通过仿真实验,验证了改进后DICE单元的功能正确性和抗老化有效性,直接减少了DICE单元经过108 s老化后22.6%的读失效率.

一种以环路作为存储单元的联想记忆神经网络

文章提出了一种新型联想记忆神经网络,每个模式被存储在一个通过网络中所有神经元的环路中,连接包括逻辑状态和一组神经元编号,网络中处理和传递的信号为神经元编号组成的序列,神经元执行一组处理这种序列的符号和逻辑运算;网络记忆容量为2N-2N、完全消除了假模式、同时具有更高的记忆效率和可靠性。

一种新型Class AB开关电流存储单元的设计

设计了一种新型高性能Class AB开关电流(SI)第一代存储单元电路。电路由对称的电压反转跟随器(FVF)连接Class AB SI存储单元组成,输入级采用电流传输器结构,输出级采用可调共源共栅结构,电路具有误差小、功耗低、性能高等特点。基于此存储单元,设计了延时器和双线性积分器进行验证。电路采用SMIC 0.18μm工艺,在Spectre中进行仿真。结果表明,该存储单元具有较好的性能和应用价值。

一种为Turbo码设计的节省存储单元的交织器

提出了一种为 Turbo码而设计的交织器 .相对于那些需要存储整个交织深度的交织器来说 ,这种交织器由于采用奇偶对称映射方法 ,因此只需记忆一半的交织深度 ,从而可减少近 5 0 %的存储单元 ,并且这种映射的约束对 Turbo码的性能无损 。

塔河油田奥陶系油藏存储单元的定义和划分——以塔河油田4区为例

目前对于塔河油田缝洞型碳酸盐岩储集体的宏观分布,总体来看都是进行大尺度的宏观描述。基于Hartmann,D.J和Beaumont,E.A.提出的分层次认识油藏的系统思想,以塔河油田四区为研究对象,提出了存储单元的概念,并且根据单井的动态产量曲线和缝洞储集体对存储单元进行了划分。利用存储单元的概念表征岩溶缝洞储集体,进一步细化了研究单元,对深化认识缝洞型碳酸盐岩油藏的动态连通关系、为二次采油提供了全新的研究思路,具有较大的实际意义。

高速Viterbi译码器中幸存路径存储单元的设计与实现

提出了一种实现高速Viterbi译码器中幸存路径存储单元的新方法。该方法以三态门 /寄存器回索算法为基础,综合了传统Viterbi译码器中幸存路径存储单元实现方法———寄存器交换法和回索法的优点,并弥补了它们的不足。同时,采用了并行结构,并在Xilink公司的Virtex ⅡXC2V500上予以实现。仿真结果表明,采用该方法的幸存路径存储单元可以同时对 4路并行的路径转移信息进行回索,极大地提高了Viterbi译码器的译码速率。

CMOS存储单元的开路故障可测性设计

在CMOS电路中,静态寄存器和触发器的某些电路分支的开路故障是不可检测的。当这些电路分支发生开路故障时,静态电路就变为动态电路,使故障的检测变为不可能。事实上,大部分时序存储器中的不可检测开路故障都属于这一类。针对这一情况,本文提出了可使该类故障变为可测的设计方法,并给出了两个开路故障完全可测的触发器电路。

基于分离位线DICE结构的SRAM存储单元版图抗辐射设计

在SRAM加固设计中,存储单元的版图抗辐射设计起着重要的作用。基于分离位线的双互锁存储单元(DICE)结构,采用0.18μm体硅工艺,根据电路功能、结构和抗辐射性能,设计了一种新的NMOS隔离管的SRAM存储单元版图结构。根据分析结果,SRAM存储单元在确保存储单元功能的前提下,具备抗总剂量效应、抗单粒子翻转和抗单粒子闩锁效应,同时可实现单元面积的最优化。

基于忆阻器的SRAM存储单元设计

为了突破冯·诺依曼架构瓶颈,实现存算一体的存储功能,利用D锁存器设计了一种忆阻器存储单元.该忆阻器存储单元由忆阻器基本逻辑与门、或门和MeMOS电路组成.PSpice仿真显示,该忆阻器存储单元不仅可以实现非易失性存储功能,而且具有体积小、功耗低、结构简单等优点,可为实现非易失性存储单元提供良好参考.

一种FLASH存储单元的结构及功能分析

讨论了一种新颖的不挥发存储器单元——ＦＬＡＳＨ的结构描述及器件模拟，对实验单元进行了测试，采用分离电压的方法进行擦操作并进行分析。这种单元占用芯片面积小，很有发展前景。