基于FPGA智力竞赛抢答器的设计

在Quartus II 6.0的软件平台的基础上,基于FPGA设计了一款智力竞赛抢答器,给出了各模块及具体电路图,并将编程文件下载逻辑资源为50万门的Cyclone系列EP1C20F400型芯片中,经实际电路验证,达到设计要求。该电路不仅能实现自锁和互锁,而且能用指示灯准确地显示抢答优先结果并开始在数码管上显示60秒钟计时,60秒钟过后蜂鸣器会自动报警。