基于Nios的FFT算法软硬件协同设计

在深入研究Nios自定制指令的软硬件接口的基础上,利用Matlab/DSP Builder建立快速傅里叶变换FFT核心运算指令基本模型,然后用Altera公司提供的Singacompiler工具对其进行编译,产生QuartusⅡ能够识别的VHDL源程序,并将此程序在Nios中自定制成相关的FFT运算指令。利用自定制的FFT运算指令,在Nios中利用C语言编写基于Nios的FFT算法程序,实现了FFT运算的软硬件协同设计。经测试表明,将FFT算法加入到Nios嵌入式处理器指令集中,可以帮助系统完成复杂的数据处理任务,增强Nios系统的实时处理能力。该设计方法打破了软硬件间的屏障,大大加快了系统的功能验证。

基于FPGA的节日时钟倒计时控制系统设计

该节日时钟倒计时控制系统是以FPGA芯片EP2C5Q208C8为核心器件组成的一个倒计时系统,与传统门电路相比,受到的外界干扰较小,并且擦除后FPGA恢复成白片,内部逻辑关系消失,因此,FPGA能够反复使用。整个系统利用QuartusⅡ11.0软件设计、编译、仿真,最后将程序写入FPGA黑金开发板(DB2C5),实现时钟倒计时控制与显示。

基于CYCLONE Ⅱ系列可编程逻辑器件的FPGA最小系统设计

本文从硬件和软件方面分别对基于ALTERA公司的CYCLONE II系列FPGA-EP2C5Q208C8的嵌入式最小系统设计方法进行了论述。该系统具有CPU总线接口、RS-232串口、模拟I2C总线等接口,重点介绍了CPU总线接口的软件实现。该系统可以方便的与外部处理器或系统外设实现通信与互联,以组成目前应用非常广泛的双核嵌入式控制系统。

基于嵌入式系统的超声波流量计

提出并设计基于FPGA的超声波流量计。以单片机为核心的超声波收发电路,以及使用verilog设计的FPGA控制单元。外围电路设计简单可靠,利用FPGA在提高最高时钟频率方面的优势,大大提高了设计的测量精度。