期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
基于FPGA和AT89C2051温度采集系统的设计与实现 被引量:1
1
作者 任全会 马蕾 《煤炭技术》 CAS 北大核心 2011年第12期48-50,共3页
介绍了一种应用FPGA(EP2C70)和AT89C51设计的高精度温度采集系统。该系统能够实现PN结、热电阻、热电偶3种方式的温度采集,能测量不同的范围、不同的测量精度及不同场合的温度。数据处理采用FPGA(EP2C70),它极高的程序运算速度使得系统... 介绍了一种应用FPGA(EP2C70)和AT89C51设计的高精度温度采集系统。该系统能够实现PN结、热电阻、热电偶3种方式的温度采集,能测量不同的范围、不同的测量精度及不同场合的温度。数据处理采用FPGA(EP2C70),它极高的程序运算速度使得系统响应更快更精确。 展开更多
关键词 温度采集 FPGA(ep2c70) 单片机(AT89C205 1)
下载PDF
基于FPGA和ZigBee的无线数据采集系统 被引量:3
2
作者 王涛 王紫婷 刘文博 《电子测试》 2011年第2期81-84,89,共5页
为了设计一种便捷、功耗低和便于移动的数据采集系统,在深入了解国内外数据采集系统发展现状的基础上,根据现代无线技术的发展提出了一种新型的基于无线传感器网络的无线数据采集系统的设计方案。利用Zigbee短距离无线通信技术进行数据... 为了设计一种便捷、功耗低和便于移动的数据采集系统,在深入了解国内外数据采集系统发展现状的基础上,根据现代无线技术的发展提出了一种新型的基于无线传感器网络的无线数据采集系统的设计方案。利用Zigbee短距离无线通信技术进行数据传输,这样不但大大减少了系统的设备量,而且使系统安放灵活,便于移动;FPGA作为整个系统的监控中心,它负责对系统中各个节点采集到的数据进行汇总,并对整个系统进行智能控制。经过研究,设计了4个数据采集节点,每个节点可以采集3个不同的数据,结果证明,该系统操作简单,工作稳定可靠,快速高效,具有广阔的应用前景。 展开更多
关键词 数据采集 FPGA技术 ZIGBEE技术 CC2430 ep2c70F896C6N
下载PDF
基于ARM+FPGA的GPS接收机设计 被引量:7
3
作者 邢增强 李金海 +2 位作者 梁华庆 汪峰 阎跃鹏 《传感器与微系统》 CSCD 北大核心 2011年第7期108-110,共3页
针对GPS接收机在民用和军事领域的重要应用,设计了一种基于ARM+FPGA的GPS接收机。接收机的射频前端采用GP2015芯片,基带处理部分采用ARM9内核的AT91SAM9261芯片和Cyclone II系列的EP2C70F672I8芯片。同时阐述来接收机的软件设计,包括捕... 针对GPS接收机在民用和军事领域的重要应用,设计了一种基于ARM+FPGA的GPS接收机。接收机的射频前端采用GP2015芯片,基带处理部分采用ARM9内核的AT91SAM9261芯片和Cyclone II系列的EP2C70F672I8芯片。同时阐述来接收机的软件设计,包括捕获引擎、跟踪引擎、解调电文,定位解算等。该接收机通过现场实验定位精度为6m(经度)/8m(纬度),动态性能达2000m/s,可以实现高动态导航定位,同时体积小,功耗低。 展开更多
关键词 GPS接收机 AT91SAM9261 ep2c70F67218 GP2015
下载PDF
基于FPGA的可调信号发生器 被引量:2
4
作者 栾佳明 张秀娟 《电子设计工程》 2010年第5期95-97,共3页
基于FPGA的应用技术,采用Altera公司DE2-70开发板的CycloneⅡ系列EP2C70作为核心器件,设计了一种基于FPGA的新型可调信号发生器。通过QuartusⅡ软件及Verilog HDL编程语言设计LPM_ROM模块定制数据ROM,并通过地址指针读取ROM中不同区域... 基于FPGA的应用技术,采用Altera公司DE2-70开发板的CycloneⅡ系列EP2C70作为核心器件,设计了一种基于FPGA的新型可调信号发生器。通过QuartusⅡ软件及Verilog HDL编程语言设计LPM_ROM模块定制数据ROM,并通过地址指针读取ROM中不同区域的数据,根据读取数据间隔的不同,实现调整频率功能,该系统可产生正弦波、方波、三角波和锯齿波4种波形信号,并使用嵌入式逻辑分析仪对产生的不同波形信号进行实时测试,实验证明,该可调信号发生器系统软件模拟数据和理论定制波形相吻合。 展开更多
关键词 信号发生器 ep2c70 VERILOG HDL FPGA
下载PDF
一种面向H.264视频编码器的SoC验证平台
5
作者 任怀鲁 张德学 《单片机与嵌入式系统应用》 2012年第2期5-8,共4页
构建了面向H.264视频编码器的SoC验证平台,采用FPGA原型系统完成H.264编码器验证。采用Wishbone总线连接32位微处理器OR1200以及其他的必要IP核构建基本SoC平台,并在此基础上集成H.264硬件编码模块;根据H.264编码器的数据流要求,设计了... 构建了面向H.264视频编码器的SoC验证平台,采用FPGA原型系统完成H.264编码器验证。采用Wishbone总线连接32位微处理器OR1200以及其他的必要IP核构建基本SoC平台,并在此基础上集成H.264硬件编码模块;根据H.264编码器的数据流要求,设计了逐行输入/宏块顺序输出的多端口SDRAM控制器;移植了μC/OS-II实时操作系统和μC/TCP-IP协议栈,用于输出编码后比特流。 展开更多
关键词 SOC H.264 OR1200 SDRAM控制器 MT9P031 ep2c70F896C6
下载PDF
基于FPGA的3-DES双向数据传输高速加/解密芯片设计 被引量:2
6
作者 石新峰 董蕴华 杨航 《通信技术》 2009年第5期230-232,共3页
介绍了DES和3-DES算法,并阐述了用FPGA芯片进行高速硬件加/解密的设计方法以及关键问题的解决方案,最后利用Altera公司的Cyclone Ⅱ EP2C70F896C8器件设计了一款3-DES双向数据传输加/解密芯片,从而将复杂的加/解密运算通过FPGA单芯片实... 介绍了DES和3-DES算法,并阐述了用FPGA芯片进行高速硬件加/解密的设计方法以及关键问题的解决方案,最后利用Altera公司的Cyclone Ⅱ EP2C70F896C8器件设计了一款3-DES双向数据传输加/解密芯片,从而将复杂的加/解密运算通过FPGA单芯片实现,提高了加密速度和破译难度。 展开更多
关键词 DES 3-DES FPGA CYCLONE ep2c70F896C8
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部