一种具有高ESD泄放电流的AlGaN/GaN HEMT器件

为满足AlGaN/GaN HEMT器件的高静电放电(Electrostatic discharge, ESD)防护需求,提出了一种用于泄放静电电荷的具有掺杂沟槽的GaN HEMT防护结构。通过在沟道层下方引入沟槽,提高了GaN HEMT在面对ESD事件时的电流泄放能力,同时将沟槽设置在栅极与漏极之间,降低了沟槽对栅极控制的影响,保证了栅极的稳定性。对所提结构在ESD条件下的电流泄放能力进行了仿真验证,结果表明,相比于常规的GaN HEMT结构,沟槽结构GaN HEMT的泄放电流提高了32.7%,并且当沟槽与栅极距离大于0.3μm时,沟槽对阈值电压几乎没有影响。

高压GGNMOS器件结构及工艺对ESD防护特性的影响

基于高压CMOS工艺,对高压栅极接地N型金属氧化物半导体(Highvoltagegrounded-gate N-metal-oxide-semiconductor, HV-GGNMOS)的静电放电(Electrostatic discharge, ESD)防护性能进行研究。由于强折回特性以及失效电流低,HV-GGNMOS在实际应用中受到限制。本文通过计算机辅助设计技术仿真及传输线脉冲实验研究了工艺参数及版图结构对器件ESD防护性能的影响。结果表明,增加漂移区掺杂浓度可以有效提高器件失效电流;加强体接触和增加漂移区长度可以提高器件的维持电压,但失效电流会有所下降,占用版图面积也会更大。

基于UTB-SOI技术的双辅助触发SCR ESD防护器件研究

为了提高FDSOI ESD防护器件的二次击穿电流,基于UTB-SOI技术,提出了一种SOI gg-NMOS和寄生体硅PNP晶体管双辅助触发SCR器件。通过gg-NMOS源区的电子注入和寄生PNP晶体管的开启,共同辅助触发主泄放路径SCR,快速泄放ESD电流。TCAD仿真结果表明,新结构能够泄放较高的二次击穿电流,具有可调节的触发电压。

一个新的IEC61000-4-2标准ESD电流解析表达式

分析了两个ESD标准电流波形表达式,并提出一个新的基于脉冲函数来描述ESD标准电流的解析表达式,该表达式符合最新的标准IEC61000-4-2,在零时刻的电流及其微分部为0,且波形与实际测量波形基本吻合。

ESD模拟器电流波形校验装置

分析了静电放电模拟器的实验原理，研制成功符合国际电工委员会 Ｉ Ｅ Ｃ６１０００４２ 标准的 Ｅ Ｓ Ｄ 模拟器电流校验系统．该系统能自动采集 Ｅ Ｓ Ｄ 电流波形，计算上升时间、峰值电流、３０ ｎｓ 时电流、６０ ｎｓ 时电流等参数．

ESD模拟器电流校验研究

通过分析ＥＳＤ模拟器的校验原理，介绍了一种符合国际电工委员会ＩＥＣ０００－４－２标准的ＥＳＤ模拟器电流校验系统。该系统由电流探头、同轴电缆与衰减器、数字存储示波器和法拉第笼组成，能自动采集ＥＳＤ电流波形，计算上升时间、峰值电流、３０ｎｓ电流、６０ｎｓ电流等参数。测量数据以ＥＸＣＥＬ或位图格式存入软盘，供微机分析结果并打印校验报告。测量结果变异系数小于３％。除用于ＥＳＤ模拟器校验，该装置还可广泛用于其它形式静电放电电流测量和静电放电机理研究。

纳米尺度超低漏电ESD电源钳位电路研究

提出一种新型超低漏电ESD电源钳位电路。该电路采用具有反馈回路的ESD瞬态检测电路,能够减小MOS电容栅极–衬底之间电压差,降低电路的泄漏电流,抑制ESD泄放器件的亚阈值电流。65 nm CMOS工艺仿真结果表明,在电路正常上电时,泄漏电流只有24.13 nA,比传统ESD电源钳位电路的5.42μA降低两个数量级。

ESD模拟器校验装置的设计与实现

本文根据IEC 61000-4-2标准要求设计了一套静电放电模拟器校验装置,该装置能够对静电放电电流波形进行采集和分析,来检验静电放电模拟器是否符合要求.在该装置中我们用Labview7.0设计了一套软件,通过USB-GPIB总线完成对放在屏蔽室内的数字示波器的控制,提高了这套设备的自动化程度,使测试结果更加准确.

18V LDMOS器件ESD电流非均匀分布的模拟和测试分析

通过二维器件仿真,分析单指、多指18V nLDMOS器件在静电放电防护中电流分布的非均匀性问题。经仿真分析可知,寄生三极管的部分导通是单指器件电流分布不均匀的原因;器件的大面积特征、材料本身的不均匀性等因素导致叉指不同时触发,同时,由于nLDMOS各叉指基极被深N阱隔离,先被触发的叉指无法抬高未触发叉指的基极电位帮助其开启,是多指器件电流分布不均匀的原因。器件的TLP(Transmission line pulse)测试结果与仿真分析吻合,指长分别为50μm和90μm的单指器件ESD电流泄放能力分别为21mA/μm和15mA/μm;指长为50μm的单指、双指、四指和八指器件的ESD失效电流分别为1.037A、1.055A、1.937A和1.710A,不与指数成比例增大。

新型低泄漏防闩锁ESD钳位保护电路

提出了一种新型抗静电泄放(ESD)钳位保护电路——栅控可控硅级联二极管串(gcSCR-CDS)结构。相比传统级联二极管串(CDS)结构,新结构利用插入的SCR管减小了钳位电路的泄漏电流和导通电阻,提高了电路的抗ESD能力;利用栅控的PMOS管,提高了维持电压,抑制了闩锁效应。0.35μm标准CMOS工艺流片结果表明,该结构泄漏电流为12 nA,抗ESD能力超过8 kV。

基于SCR的ESD保护电路防闩锁设计

SCR器件作为目前单位面积效率最高的ESD保护器件,被广泛研究并应用到实际电路中。SCR所具有的低保持电压特性可以带来很高的ESD性能,但同时也会导致闩锁。文章从提高保持电压和触发电流这两方面入手,研究在实际电路应用中如何防止ESD保护电路发生闩锁。

ESD应力下深亚微米GGNMOS二次击穿物理级建模仿真

基于静电放电(ESD)应力下深亚微米栅接地N型场效应晶体管(GGNMOS)二次击穿的物理特性,将建立的热击穿温度模型、热源模型与温度相关参数模型相结合,提出了一种新的电热模型,并进行了优化。基于这些模型,可仿真出器件的二次击穿电流值It2(GGNMOS的失效阈值),进而模拟出GGNMOS全工作区域的VD-ID曲线。对两种不同的GGNMOS样品进行模拟仿真,将得到的结果与TLP(传输线脉冲)实验测试的结果相比较,证实了模型的可行性。利用该物理级模型,可快速评估GGNMOS的工艺、版图参数以及脉冲应力宽度对ESD鲁棒性的影响。

ESD保护器件GGNMOS二次击穿前的建模

基于ESD应力下GGNMOS的工作特性,从GGNMOS的内部物理过程,推导建立了二次击穿前GGNMOS的器件级模型,并给出了相应的参数提取方法;实现了输入工艺参数等到模型中,即可仿真GGNMOS二次击穿前的I-V特性。通过与TLP实际测试结果的比较,证实了所推导模型的可行性。

GGNMOS叉指宽度与金属布线对ESD防护性能的影响

栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

基于向量夹角余弦的ESD电流波形稳定性分析

用基于向量夹角余弦的相似系数方法,对在2种不同实验条件下获取的静电放电数据进行分析比较,从而得到在相同放电电压下条件1的电流波形的稳定性比条件2下的好.

一种CMOS新型ESD保护电路设计

金属氧化物半导体(MOS)器件的缩放技术使集成电路芯片面临着严重的静电放电(ESD)威胁,而目前采用的ESD保护电路由于电流集边效应等原因,普遍存在着抗静电能力有限、占用较大芯片面积等问题。根据全芯片ESD防护机理,基于SMIC 0.18μm工艺设计并实现了一种新型ESD保护电路,其具有结构简单、占用芯片面积小、抗ESD能力强等特点。对电路的测试结果表明,相对于相同尺寸栅极接地结构ESD保护电路,新型ESD保护电路在降低35%芯片面积的同时,抗ESD击穿电压提升了32%,能够有效保护芯片内部电路免受ESD造成的损伤和降低ESD保护电路的成本。

亚微米CMOS电路中V_(DD)-V_(SS)ESD保护结构的设计

文章根据一个实际电路中ESD保护结构的设计,引出了一种亚微米CMOS IC中基于RC延迟而设计的VDD-VSS之间直接电压钳位结构,并结合例子中此结构前后的修改优化对该结构进行了详细的仿真分析。进一步比较了两种VDD-VSS电压钳位结构的优劣。最后阐述了亚微米CMOS电路的设计中,全芯片ESD结构的有效设计。

CMOS集成电路的ESD模型和测试方法探讨

随着超大规模集成电路工艺的高速发展 ,特征尺寸越来越小 ,而静电放电 ( Electrostatic Discharge)对器件可靠性的危害变得越来越显著。因此 ,静电放电测试已经成为对器件可靠性评估的一个重要项目。介绍了 ESD的 4种等效模型 :人体、机器、器件充电和场感应模型 ,以及各模型的特点和等效测试电路。同时较详细的介绍了 ESD的测试方式和方法。

某汽车收音机自动开机问题分析及解决方法

某汽车品牌收音机在零公里和售后阶段均存在自动开机的问题,会造成电瓶馈电等后果。文章从该收音机电路原理出发,利用示波器等工具测试了触发自动开机的原因,锁定了失效的电子元件,并对其进行了金相切片分析,找到了电子元件失效的原因。根据电子元件的失效现象,进一步对其封装进行了研究,对各末端因素进行了逐一排查,对不利因素进行了优化。跟踪结果表明,元件的性能改善和良率提升,大幅降低了该收音机缺陷率,提升了客户满意度。文章对收音机电源电路的介绍和自动开机问题的分析方法为其他车载电器类故障提供了一些解决思路。

ESD应力下LDMOS器件软失效的分析及优化

分析了发生软失效的两种原因:电场诱导和热诱导。针对一种采用0.35μm BCD工艺的LDMOS器件,讨论了改变器件漂移区长度对软泄漏电流的影响。最终通过对漂移区长度以及源端和衬底接触间距的优化,消除了器件原先存在的软泄漏电流现象,并且没有过分增大器件的触发电压。