基于RC触发NMOS器件的ESD电路设计

研究了基于电阻(R)电容(C)触发n型金属氧化物半导体(NMOS)器件的静电放电(ESD)电路参数与结构的设计,讨论了电阻电容触发结构对ESD性能的提升作用,研究了不同RC值对ESD性能的影响以及反相器结构带来的ESD性能差异,并讨论了在特定应用中沟道放电器件的优势。通过一系列ESD测试电路的测试和分析,发现电阻电容触发结构可以明显提高ESD电路的保护能力,其中RC值10 ns设计的栅耦合NMOS(GCNMOS)电路具有最高的单位面积ESD保护能力,达到0.62 mA/μm2。另外对于要求触发电压特别低的应用场合,RC值1μs设计的GCNMOS电路将是最好的选择,ESD能力可以达到0.47 mA/μm2,而触发电压只有3 V。

一种压电换能器热释电防护电路设计

该文探讨了压电材料热释电效应产生的机理,得出压电换能器中压电陶瓷材料受温度变化会产生极化电荷,引起的热释电压会使压电换能器输出信号幅值增大,导致输出失效。因此针对热释电问题提出了两点解决方案。经过对比分析设计了一种ESD保护电路来解决热释电问题。该ESD保护电路通过设计一种改进型二极管钳位电路,针对压电换能器存在的极化电荷构建热释电释放环路,消除了热释电压对有用信号收发的影响。最后,通过对比实验验证了设计方案的可行性。

Perl在ESD保护电路中研究与应用

研究了Perl在ESD保护电路中的应用。基于Perl语言的强大功能,在海量的数字电路仿真数据中准确地抓取需要的数据,并生成文件报表。同时为数字仿真电路的验证提供了一种全新、快速、准确的方式。

CMOS集成电路中ESD保护技术研究

分析ESD失效的原因和失效模式,针对亚微米CMOS工艺对器件ESD保护能力的降低,从工艺、器件、电路三个层次对提高ESD保护能力的设计思路进行论述。工艺层次上通过增加ESD注入层和硅化物阻挡层实现ESD能力的提高;器件方面可针对电路的特点,选择合适的器件(如MOS,SCR,二极管及电阻)达到电路需要的ESD保护能力;电路方面采用栅耦和实现功能较强的ESD保护。

基于CMOS多功能数字芯片的ESD保护电路设计

基于CSMC 2P2M 0.6μm CMOS工艺设计了一种ESD保护电路。整体电路采用Hspice和CSMC 2P2M的0.6μm CMOS工艺的工艺库(06mixddct02v24)仿真,基于CSMC 2P2M 0.6μm CMOS工艺完成版图设计,并在一款多功能数字芯片上使用,版图面积为1 mm×1 mm,参与MPW(多项目晶圆)计划流片,流片测试结果表明,芯片满足设计目标。

一种改进的片内ESD保护电路仿真设计方法

对现有的片内ESD保护电路仿真设计方法进行了改进,使之适用于深亚微米工艺.文中设计了新的激励电路以简化仿真电路模型;增加了栅氧化层击穿这一失效判据;使用能量平衡方程描述深亚微米MOSFET的非本地输运,并对碰撞离化模型进行了修正;使用蒙特卡罗仿真得到新的电子能量驰豫时间随电子能量变化的经验模型.最后使用文中改进的仿真设计方法对一个ESD保护电路进行了设计和验证,测试结果符合设计要求.

深亚微米CMOS IC抗噪声ESD保护电路的设计

CMOS工艺技术缩小到深亚微米阶段,电路的静电(ESD)保护能力受到了更大的限制。因此,需要采取更加有效并且可靠的静电放电保护设计。文章提出了一种新型的ESD保护电路,以LVTSCR结构为基础,结合栅耦合技术以及抗噪声干扰技术。这种新型电路即使被意外触发也不会引起闩锁效应,提高了ESD保护电路的可靠性,实现了全芯片保护。

利用键合线提高ESD保护电路射频性能的研究

提出了一种利用键合线提高ESD保护电路射频性能的新型片外ESD保护电路结构。该新型结构在不降低ESD保护电路抗静电能力前提下,提高了ESD保护电路射频性能。针对一款达林顿结构ESD保护电路,制作了现有ESD保护电路结构和新型ESD保护电路结构的测试板级电路,测试结果表明:两种ESD保护电路结构的抗静电能力均达到20 kV,现有ESD保护电路结构在0～4.3 GHz频段内衰减系数均小于1 dB,反射损耗系数均小于-10 dB,最高工作频率为4.3 GHz;新型ESD保护电路结构在0～5.6 GHz频段内衰减系数均小于1 dB,反射损耗系数均小于-10 dB,最高工作频率为5.6 GHz。

CMOS集成电路ESD设计

主要介绍了人体的静电模型和IC中ESD(Electric Static Discharge)保护设计的防护电路以及注意事项,包括输入端口两级ESD保护结构和版图要求,输出端、电源与地之间的ESD保护设计,ESD保护可以增强电路的可靠性。同时简要介绍了输入、输出端口电源、地,以及必须遵循的ESD规则。

混合信号IC的ESD保护电路设计

从电路设计的角度,介绍了混合信号IC的输入、输出、电源箝位ESD保护电路。在此基础上,构建了一种混合信号IC全芯片ESD保护电路结构。该结构采用二极管正偏放电模式,以实现在较小的寄生电容情况下达到足够的ESD强度;另外,该结构在任意两个pad间均能形成ESD放电通路,同时将不同的电源域进行了隔离。

基于CMOS工艺的射频集成电路ESD保护研究

随着工艺特征尺寸的缩小，射频集成电路承受的静电放电（ESD）问题日趋变得复杂。保护电路与被保护核心电路的相互影响，已经成为制约射频集成电路发展的一个障碍。本文主要研究CMOS工艺下，ESD保护电路与被保护核心电路之间的相互影响的作用机理，提出研究思路，并对射频集成电路ESD保护电路的通用器件作出评价。

基于CMOS工艺的IC卡芯片ESD保护电路

介绍了 ESD保护结构的基本原理 ,并提出一个基于 CMOS工艺用于 IC卡芯片的保护电路。讨论了一些重要的设计参数对 ESD保护电路性能的影响并进行了物理上的解释。

CMOS电路中ESD保护结构的设计

本文研究了在CMOS工艺中I/O电路的ESD保护结构设计以及相关版图的要求,其中重点讨论了PAD到VSS电流通路的建立。

CMOS电路芯片ESD保护电路设计技术的发展

本文简要地回顾了CMOS电路芯片上ESD保护电路设计技术发展概况,给出了在中小规模、大规模及超大规模各阶段的CMOS电路芯片上ESD保护电路的主流技木.双寄生的SCR结构是VLSI CMOS芯片上ESD保护电路的最新设计技术,就其ESD保护原理、设计技术及取得的成果做了较详细分析和探讨.对于研制高密度、高速度的VLSI CMOS电路,开展高ESD失效阈值电压、小几何尺寸及低RC延迟时间常数保护电路的可靠性设计指明了方向.

高增益高驱动能力的基准电压缓冲芯片的设计

为了解决当前CMOS基准电压缓冲器在驱动大电容负载电路时所面临的可靠性问题和性能瓶颈,提出一种高增益高驱动能力的基准电压缓冲芯片。该芯片采用CMOS缓冲放大器,结构包括折叠式共源共栅输入级、轨至轨Class AB输出级和推挽输出缓冲级。设计中加入了修调电路、Clamp电路及ESD防护电路。芯片面积为2390μm×1660μm。在SMIC 0.18μm CMOS工艺下进行了前仿真、版图绘制及Calibre后仿真。前仿结果显示:当负载电容为10μF时,电路实现了126 dB的高开环增益和97°的相位裕度,同时PSRR超过131 dB,噪声为448 nV/Hz@100 Hz及1 nV/Hz@100 Hz。后仿结果与前仿结果基本一致。总体结果表明,该电路具有高增益、高电源抑制比及低噪声等特点,同时拥有很高的输出驱动能力。因此,所提出的基准电压缓冲芯片可以用于驱动如像素阵列等具有大电容负载的电路。

基于CSMC 0.5微米混合信号工艺的ESD保护电路实现

ESD保护电路已经成为CMOS集成电路不可或缺的组成部分,MOS器件的栅氧化层面积小、厚度薄,因此在测试、封装和应用过程中,来自人体或设备的静电电荷可产生的高达几千伏以上的电压,足以使栅氧化层击穿,造成器件失效。根据选用的CSMC 0.5μm FEOL 0.35μm BEOL_Mixed_Signal工艺推荐的ESD保护结构,完成输入级、输出级及电源地的ESD电路设计,同时根据版图设计规则,完成了芯片端口ESD设计。

手机音频滤波器与ESD保护电路二合一芯片

EMIF06-AUD01F2采用2．42mm×1．92mm的倒装片封装，集成了完整的EMI（电磁干扰）滤波电路和DESD（静电放电）保护电路。

基于深亚微米CMOS工艺输出单元电路研究

详细分析了一种基于深亚微米CMOS工艺输出单元电路结构,并对其三个基本模块:输出驱动、电源噪声抑制和ESD保护进行了深入研究。综合考虑速度、功耗和芯片面积等因素,输出驱动采用两级反相器结构,同时根据短沟道理论,提出了确定器件尺寸的方法;对于电源噪声抑制和ESD保护电路,重点探讨了其工作原理和具体实现方法。Spectre仿真结果表明,输出单元电路能够显著抑制SSO噪声。该电路已成功应用于所研制的CMOS图像传感器中。

基于抗静电设计的集成电路可靠性技术研究

集成电路工艺发展到深亚微米阶段,器件的物理尺寸日益减小,芯片的可靠性设计面临的问题越来越复杂。为缩短研制周期,节约成本,应在电路设计时就考虑可靠性问题。ESD是CMOS电路中最为常见的失效机理之一,严重的会造成电路自我烧毁。概述了集成电路的可靠性设计,介绍了CMOS集成电路ESD保护的必要性,分析了ESD的失效机理,研究了在CMOS电路中几类常见的ESD保护方法,分析了各种保护方式的原理和特点。

具有±15kVESD保护的单／双通道、双向低压电平转换器

MAXIM推出具有±15kV ESD保护的单／双通道双向电平转换器AX13046E／MAX13047E，用于低压ASIC／PLD和高压系统间的数据传输。该器件为多电压系统中的数据传输提供电平转换，VL电压范围为1．1V至3．6V或（VCC＋0．3V）（两者中电压较低的一个），VCC电压范围为1．65V至5．5V：在整个电压范围内，MAX13046E／MAX13047E能够保证8Mbps的数据速率；在特定的电压范围内，还可达到更高的数据速率。器件在nDFN、TDFN和UTQFN等微型封装中集成了±15kVESD保护电路，在为外部传输信号的应用提供增强保护的同时，节省了电路板空间。