多指条nMOSFET抗ESD设计技术

利用多指条nMOSFET进行抗ESD设计是提高当前CMOS集成电路抗ESD能力的一个重要手段,本文针对国内某集成电路生产线,利用TLP(TransmissionLinePulse)测试系统,测试分析了其nMOSFET单管在ESD作用下的失效机理,计算了单位面积下单管的抗ESD(ElectroStaticDischarge)能力,得到了为达到一定抗ESD能力而设计的多指条nMOSFET的面积参数,并给出了要达到4000V抗ESD能力时保护管的最小面积,最后通过ESDS试验进行了分析和验证。

CMOS集成电路ESD设计

主要介绍了人体的静电模型和IC中ESD(Electric Static Discharge)保护设计的防护电路以及注意事项,包括输入端口两级ESD保护结构和版图要求,输出端、电源与地之间的ESD保护设计,ESD保护可以增强电路的可靠性。同时简要介绍了输入、输出端口电源、地,以及必须遵循的ESD规则。

集成电路ESD设计验证技术

传输线脉冲(TLP)测试是当前电路设计工程师研究ESD保护器件特性和进行ESD加固设计的有力工具。分析了ESD应力作用下MOSFET的工作原理,指出精确测试保护器件或电路在ESD大电流应力下的I-V特性曲线,提取特征参数,将有利于ESD加固设计的一次成功;通过对典型TLP测试波形的分析,将TLP试验与器件的大电流响应建立联系;最后对扩散电阻和nMOSFET的TLP典型I-V特性进行了分析,并给出了实际的设计参数。

多电源混合电压SoC的全芯片ESD设计实例

SoC是含有微处理器、外围电路等的超大规模集成电路,具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,SoC的ESD设计成为设计师面临的一个新的设计挑战。文章详细介绍了一个复杂的多电源、混合电压专用SoC芯片的全芯片ESD设计方案,并结合电路特点仔细分析了SoC芯片ESD设计的难点,提出了先工艺、再器件、再电路三个层次的分析思路,并将芯片ESD总体解决方案中的关键设计重点进行了逐一分析,最后给出了全芯片ESD防护架构的示意图。该SoC芯片基于0.35μ m2P4M Polycide混合信号CMOS工艺流片,采用文中提出的全芯片ESD防护架构,使该芯片的HBM ESD等级达到了4kV。

ESD防护仿真技术研究

静电放电(ESD)一直是电子产品的重大威胁,严重的还会造成芯片失效。在设计阶段需对芯片受ESD冲击后的耦合情况进行预测评估,并为芯片设计有效的ESD防护,实现系统级高效ESD设计(SEED)成为发展趋势。文章研究了瞬态抑制二极管(TVS)对静电的响应情况,并将TVS分为回滞型与非回滞型,分别建立了SPICE模型。提出了一种新的ESD发生器电路模型和全波模型,所得电流波形与实测数据吻合较好。两种模型的电流特征值与IEC 61000-4-2:2008要求的偏差较小。为复现完整的系统级ESD测试环境提供了支持,也为探索芯片在系统级ESD测试下的行为模式打下基础。

基于可持续发展教育(ESD)的设计课程改革——以英国德蒙福特大学时尚设计课程为例

可持续发展教育是教育的重要组成部分,可以改善教育与学习,促进并实现可持续的未来。本文通过对英国时尚设计相关课程的考察,以德蒙福特大学的2门课程为研究案例,对可持续发展教育(ESD)嵌入时尚设计课程的教学流程及模式进行梳理,并分析总结其如何在课程中将可持续设计概念融合到材料、造型和工艺的整体教学实践中,实现学生可持续思维及创新能力的培养,旨在为高校和教育机构在相关设计课程中开展可持续教育起到借鉴作用。

多电源电压SoC芯片ESD保护设计

ESD是集成电路设计中最重要的可靠性问题之一。显示驱动芯片是一款复杂的So C芯片,具有多电源电压、数模混合、面积大等特点,因此ESD设计具有很大的难度。该文根据芯片的特点,分析了ESD设计难点,在基本ESD电路的基础上,以电源钳位电路和轨到轨电路组成的电源ESD保护网络为介绍重点,给出了全芯片ESD保护设计方案。

CMOS电路中ESD保护结构的设计

本文研究了在CMOS工艺中I/O电路的ESD保护结构设计以及相关版图的要求,其中重点讨论了PAD到VSS电流通路的建立。

CMOS SoC芯片ESD保护设计

本文提出从器件失效功率的角度,解释CMOS SoC(System On Chip)芯片的ESD(ElectrostaticDischarge)失效原因,总结了CMOS集成电路(IC)的多种ESD失效模式,研究了多电源系SoC芯片的ESD保护设计方法,提出了SoC芯片的ESD保护设计流程。

电子通讯产品的ESD防护设计及方法浅析

本文介绍了ESD对电子通讯产品的危害,并从PCB的ESD防护设计、金属部件和金属外壳接插件的ESD防护设计、机壳的ESD防护设计和采用元器件的ESD防护设计四个方面详细讨论了电子通讯产品ESD防护设计的方法。

电子通信产品的ESD防护设计技术研究

随着社会的发展以及时代的进步,人们的生活水平不断提高,目前电子通信产品也随之不断更新换代。电子通信产品在人们的日常生活中,发挥着极其重要的作用,由于ESD对电子通信产品有一定的危害性,我们在使用电子通信产品时候,应该防止ESD的静电积累情况。该篇文章就主要为了解决ESD带来的问题,对电子通信产品的ESD防护设计技术进行深入的研究,以保证ESD对电子通信产品的危害降到最低,保证人们在使用电子通信产品时候的人身以及财产安全。

基于SOI工艺集成电路ESD保护网络分析与设计

由于SOI(Silicon-On-Insulator)工艺采用氧化物进行全介质隔离,而氧化物是热的不良导体,因此SOI ESD器件的散热问题使得SOI电路的ESD保护与设计遇到了新的挑战。阐述了一款基于部分耗尽SOI(PD SOI)工艺的数字信号处理电路(DSP)的ESD设计理念和方法,并且通过ESD测试、TLP分析等方法对其ESD保护网络进行分析,找出ESD网络设计的薄弱环节。通过对ESD器件与保护网络的设计优化,并经流片及实验验证,较大幅度地提高了电路的ESD保护性能。

分析电子通信产品的ESD防护设计

社会发展和时代进步,推动人们生活发展,提高人们生活质量,加快电子通信产更新换代的速度。电子通信产品是当下人们的生活必需品,对人们的生活起着不可代替的通信作用,是人类发展最具有代表性社会产物,但是电子通信产品中的ESD对人们身体有着一定的危害性,最为典型危害是静电危害。为降低ESD对人们的危害性,本文作者根据自己对电子通信产品的了解,对子通信产品ESD危害找出简要分析,简单分析了ESD的危害性,并提出电子通信产品的ESD防护设计。

一种低功耗CMOS晶体振荡器的设计

本文提出一种新的低功耗晶体振荡器(Low Power Crystal Oscillator,简称LPCO)设计。本设计中的低功耗晶体振荡器的增益可选,在石英晶体应用时,使用大增益模式启动晶体,晶体触发后,经过稳定时间切换到小增益模式,在有源晶体应用时,使用小增益模式。经流片验证,低功耗晶体振荡器的功能和性能满足要求,功耗只有2 m A。它的ESD防护能力超过4 k V,Latch-up防护能力超过+/-100 m A。

固体继电器的静电防护设计

从固体继电器的设计角度简单介绍了静电的产生及静电放电的有关知识,并针对几种典型规格进行了分析,同时提出了设计方案和保护措施。