嵌入式RISC处理器体系结构并行技术的研究

本文通过对目前国内外主流嵌入式处理器体系结构创新与发展的研究,着重从处理器体系结构中RISC规则的突破、数据处理、多线程、多核处理器的构成等多种并行技术的应用,对提高系统运行效率和降低运行功耗,作了较为全面的分析,同时研究了这些并行机制的实现技术。研究表明,嵌入式处理器结构中并行技术的应用,是应对目前嵌入式应用高性能、低功耗挑战的有效方法。

面向RISC-V指令集架构处理器的代码压缩技术

针对嵌入式系统处理器代码量指数式增长带来的设计与验证难题,提出一种适用于RISC-V指令集架构处理器的Bitmask代码压缩技术.结合RISC-V指令集特点,设计了混合编码与分离字典相结合的Bitmask代码压缩算法;在不影响处理器结构和Cache工作机制的基础上,设计精简的硬件解压缩单元,减小了嵌入式系统处理器所需的程序内存空间.采用面向RISC-V指令集的混合编码压缩指令格式,减小原始指令码的码字长度,改善了代码压缩率;采用分离的两个字典结构,在不影响代码压缩率的前提下,减小了硬件解压缩延迟.结果表明,在RISC-V指令集架构上不增加过多硬件开销的情况下,代码压缩率平均为61.1%,大大减小了处理器所需的程序内存空间.

嵌入式异构智能计算系统并行多流水线设计

嵌入式智能计算系统因其功耗受限和多传感器实时智能处理需要,对硬件平台的智能算力能效比和智能计算业务并行度提出了严峻挑战.传统嵌入式计算系统常采用的DSP+FPGA数字信号处理架构,无法适用于多个神经网络模型加速场景.本文基于ARM+DLP+SRIO嵌入式异构智能计算架构,利用智能处理器多片多核多内存通道特性,提出了并行多流水线设计方法.该方法充分考虑智能计算业务中数据传输、拷贝、推理、结果反馈等环节时间开销,为不同的神经网络模型合理分配智能算力资源,以达到最大的端到端智能计算业务吞吐率.实验结果表明,采用并行多流水线设计方法的深度学习处理器利用率较单流水线平均提高约25.2%,较无流水线平均提高约30.7%,满足可见光、红外、SAR等多模图像实时智能处理需求,具有实际应用价值.

嵌入式船舶操作系统通用软件架构设计

为避免船舶在海上航行时遭遇严重危害,设计基于嵌入式技术的船舶操作系统通用软件架构。通过嵌入式技术构建具备网络传输功能的服务端,并采用远程终端向嵌入式处理器发出控制指令,实现船舶操作系统远程控制;在远程终端中搭建包含嵌入式资源层、模块支持层、操作系统层以及应用层的分层通用软件架构,远程终端从嵌入式处理器中获取硬件资源数据,传输至模块支持层与操作系统层中依次进行存储与管理,并将处理后的数据传输至应用层进行控制。在应用层经PID航向控制器、舵角随动等控制后,传输至显示界面显示给操作人员,实现船舶操作控制。经实验验证:该系统可在恶劣海洋环境下精准实现船舶航线控制,规划最佳航行轨迹;还能够精准控制船舶航行速度,使船舶按照理想速度运行。

嵌入式网络数控技术与系统

指出基于通用PC的数控技术存在系统资源与需求不匹配、操作系统不适应于实时控制、系统的核心硬软件不具有自主知识产权等问题,认为嵌入式技术是网络数控技术与系统未来发展的方向之一。提出一种基于嵌入式技术的网络数控系统硬件和软件体系,开发与仿真环境。硬件结构由显示及输入装置、嵌入式数控单元、嵌入式可编程序逻辑控制器、嵌入式伺服控制模块、高速现场总线和以太网共同组成,软件体系结构由控制与运算软件、组态软件模块、嵌入式操作系统、辅助设计系统和控制仿真系统组成,能够实现基于通用PC数控系统的所有功能。规划了嵌入式网络数控软件自动生成与辅助开发过程,以及嵌入式可编程序逻辑控制器辅助开发与软件生成过程。提出嵌入式新型网络数控系统中央数控单元硬件实现方案,搭建起中央数控单元先进精简指令集处理器和数字信号处理器的软件架构。基于嵌入式技术的网络数控系统的最大特点是中央数字控制单元不再是一个通用的计算机系统,而是一个嵌入式计算机系统,不但运算能力强、结构灵活和成本低廉,而且具有通用性强、可组合、易扩展、可伸缩和开放性等特点。

嵌入式在线航空摄影测量方法

为满足空间数据实时处理的需求,提高航空摄影测量系统在线处理能力,研究一种在线摄影测量的理论与方法,运用嵌入式架构设计一种在线摄影测量系统,使用可编程门阵列(FPGA)方法、高级精简指令集机器组合数字信号处理器(ARM+DSP)方法等嵌入式计算技术建立专门的硬件运行环境,移植并优化现有算法到嵌入式系统中,实现摄影测量数据的在线处理。机载航摄实验结果表明,该方法能够实现对摄影测量数据进行快速稳定的在线处理,验证了运用嵌入式架构的在线摄影测量的可行性,把摄影测量的处理效率提高到了一个更高的水平,同时也进一步拓宽了摄影测量技术的应用领域。

基于粗粒度可重构架构的并行FFT算法实现

为了提升并行 FFT 算法的计算性能，基于粗粒度可重构架构 REMUS＿LPP（reconfigurable embedded multimedia system，low performance processor）提出了一种新的复数 FFT 实现方法．在实现 FFT 算法过程中，首先通过局部串行方式完成低阶部分，然后交换低阶部分结果后并行执行高阶部分．针对 RCA 内和 RCA 间的数据流优化，提出了流水气泡消除技术和数据块重排技术，从而提升了算法实现性能并降低了片上存储需求．芯片实测结果表明，提出的 FFT 算法实现方法的执行速度是其他同类并行计算架构的2．15～13．60倍，片上存储减少为其他方法的7．0％～28．1％．

基于嵌入式SIMD处理器的音频解码优化

嵌入式处理器越来越多地采用SIMD并行架构来提升其媒体处理能力,该文提出基于该架构的优化流程,采用算法和处理器架构紧密结合的优化原则,利用现有编译器来降低汇编编程工作量,对算法关键部分采用手工编程来确保优化效率。该流程被应用在基于XScale平台的MP3解码优化中,短时间内将解码效率提高60%,接近IPP库的性能。

网络处理器技术在IXP1200中的应用

对网络处理中的关键技术———多层次的并行技术、IXA互连网交换架构技术和多级存储技术进行了深入分析,并指出了这些技术在Intel网络处理器IXP1200中的具体应用。结果表明,以网络处理器为基础的网络核心设备具有很高的数据包转发处理速度和灵活的可编程特性。

基于88F6281的高性能嵌入式系统设计

以微处理器88F6281为核心,设计一种基于DDR2存储技术并可挂接硬盘的嵌入式系统平台。针对高频电路对信号完整性的严格要求,从电路原理与印制电路板2个方面设计该平台的主存、硬盘接口、电源等子系统。测试结果表明,该平台具有较高的性能,且稳定可靠,适合对系统性能和存储容量有较高要求的各类嵌入式应用。