以太网MAC控制器GMII和RGMII接口转换IP设计

阐述RGMII接口是简化的GMII接口,解决GMII接口信号线过多造成的布线复杂和功耗大的问题。首先研究IEEE802.3千兆以太网MAC控制器的GMII接口协议和RGMII接口规范,分析在千兆以太网MAC控制器中两种接口转换的实现方案,包括RGMII正常和延迟模式的实现方案。用Verilog HDL完成代码实现,通过NC-SIM仿真和Quartus-II实现后下载到FPGA板验证,表明功能正确。最后将实现的RGMII应用到某以太网交换芯片。在交换芯片的功能板上两PC机通过RGMII接口和Marvell 88E1145等器件实现数据正确传输。通过这些流程,形成标准接口转换IP,可直接应用于其他产品。

万兆以太网MAC层控制器设计与实现

根据IEEE802.3和802.3ae协议,设计实现了万兆以太网MAC层控制器.文中使用交叉流水CRC和异步双口RAM技术,解决了非固定数据宽度CRC编码/校验,以及与千兆以太网兼容两个关键问题.本文实现的控制器由发送、接收和管理三个模块组成.发送接收模块除实现发送和接收数据帧功能外,还包含了流量控制和协调子层的功能.管理模块实现了对MAC层控制器的灵活配置,并能够获得丰富的统计信息.后时序仿真的结果表明,该控制器可以满足万兆以太网对带宽的要求.

EPON MAC控制层实现动态带宽分配策略的研究

针对EPON系统上行链路多个ONU共享带宽的拓扑结构 ,本文分析了制定带宽分配策略所需考虑的基本因素 ,在此基础上提出了一种新的动态带宽分配方案 ,通过动态请求分配机制 ,实现上行链路的高效利用。最后 ,通过建模仿真 ,分析了该方案的时延及丢包率特性。

VLAN及在千兆以太网MAC中的实现

在分析IEEE 802.1Q协议的基础上,研究了千兆以太网媒体接入控制器(Media Access Control,MAC)中虚拟局域网(Virtual Local Area Network,VLAN)的实现方法,详细介绍了系统接收数据包与发送数据包的详细工作流程。结合各种VLAN划分策略的特点,分析了采用VLAN技术解决实际应用中需要区分不同帧格式的特殊需求。基于Altera FPGA设计了一种千兆全双工以太网MAC,实现了千兆以太网VLAN数据帧的收发,并对不同类型的帧进行了区分。通过现场可编程门阵列(FieldProgrammable Gate Array,FPGA)验证表明,设计能够完成千兆以太网VLAN数据帧的收发、区分功能,满足设计要求。

以太网MAC层IP软核设计方法研究

主要论述了在SOC产品开发中如何设计以太网MAC层IP软核。针对目前以太网MAC层IP软核设计的实际情况,分析了三种常用的IP软核设计方法的优缺点,提出了一种改进的U型IP软核设计方法。并运用此方法先对以太网MAC层IP软核进行层次化的自顶而下设计,再对其进行自底而上地实现与集成,最后得到该IP软核整体。经过对该软核的测试与结果分析,验证了其能够实现以太网MAC层协议功能,达到了设计目标。该研究将对今后的以太网MAC层IP软核及相关产品开发具有重要的参考价值。

以太网与控制网的MAC层仿真评估

主要讨论了以太网和控制网的网络工作机理,对以太网总线和控制网总线的介质访问控制(MAC)的子层协议,采用带碰撞检测的载波侦听多点访问方式(CSMA/CD)和控制网的令牌传送总线作了详尽的比较,并用仿真方式比较了它们的传输时间和数据编码效率。

基于FPGA的以太网MAC控制器的设计

作为以太网技术的核心,MAC层协议是数据帧收发的基础,负责上层数据和物理层比特流的封装和解封、流量控制和校验检测等功能。介绍了10M/100M以太网MAC控制器的设计,主要实现了半双工模式下CSMA/CD协议、全双工模式下Pause帧的收发,以及对物理层芯片中寄存器的读写访问,整个设计采用VHDL语言实现,在Xilinx Spartan 3E开发板上验证。

RTL8019AS在以太网MAC帧检测实验系统中的应用

给出了基于RTL8019AS的以太网MAC帧检测实验系统,介绍了系统硬件构成,详细阐述了RTL8019AS的工作原理及其驱动程序的实现流程,从而全面展示了RTL8019AS在以太网MAC帧检测实验系统中的应用。实验结果表明,该系统能够从传输介质上捕捉到完整的以太网MAC帧,可广泛应用于以太网教学中。

Ethernet中网络嗅探器攻击的监测与预防研究

通过对Ethernet的基本工作原理、网络嗅探器的工作机制的分析,提出Ethernet中网络嗅探器攻击的监测和预防的基本措施。

千兆以太网MAC控制器软核设计

为解决大容量存储设备数据传输速率低、长距离传输的稳定性差以及现有千兆以太网硬核MAC控制器移植性低,可操控性差和在特定结构功能下资源浪费等问题,提出FPGA与物理层芯片相结合方法。通过对MAC层组成结构和工作原理的理解,提出FPGA与物理层芯片相结合方法,来完成数据高速传输。由于使用FPGA实现所以MAC控制器具有可控性强,移植性强,资源用量小和适应性强等特点。在自主研发平台基础上对其验证:表明该MAC控制器具有可行性和可控性。

一种基于DMA的千兆以太网MAC控制器的设计

本文提出了一种千兆以太网MAC控制器的设计方法,实现了多路载波侦听/冲突检测(CSMA/CD)的传输机制和基于暂停帧的全双工流量控制;采用基于描述符的DMA结构,提高了数据传输的并行度,实现了以太网高带宽、低延时的数据传输。

以太网MAC芯片在网络设备中的应用

本文以ＡＸ８８１９６在网络交换机中的应用为例，介绍了利用ＭＡＣ芯片来实现通过网口对网络交换机进行远程管理系统。及其软硬件的设计原理。

以太网MAC帧检测与显示方法研究

为了解决用户只能通过书面资料理解以太网MAC帧格式的问题,本文实现了一种基于微处理器S3C44B0X的以太网MAC帧的检测与显示方法。系统通过电压比较器将双绞线上脉冲信号转换为微处理器可识别的二进制信号,完成完整以太网MAC帧的采样与曼彻斯特编码的解码,并通过液晶将实验结果进行显示。实验表明,该方法可以捕捉到未经以太网控制器处理的完整的以太网MAC帧,并使用户通过显示液晶对MAC帧中用户无法干预的字段进行分析。

嵌入式网络设备的MAC及IP地址的设置

嵌入式网络设备与通用计算机的网络设置相比有相同的地方 ,也有其独特的地方。以嵌入式操作系统uClinux在带网络接口的嵌入式芯片S3C45 1 0B上的应用为例 。

基于FPGA的千兆以太网MAC控制器的设计

针对嵌入式设备对以太网接入的需求,提出一种基于FPGA的千兆以太网MAC控制器的硬件架构。通过FPGA编程实现IEEE 802.3规定的数据封装和介质访问控制等功能。设计了一种具备帧清除和重读功能的改进型异步FIFO,用于存储帧数据,既解决跨时钟域数据的同步问题,又方便进行发送时帧的重发和发送或接收时错误帧的丢弃。经过Modelsim仿真和FPGA硬件测试,MAC控制器的功能得到验证,且仅使用少量的逻辑资源。

基于DMA的双通道千兆以太网MAC设计与验证

以太网是现有局域网采用的通用的通信协议标准。千兆以太网向下完全兼容10/100 Mbps以太网,并利用了原以太网标准所规定的全部技术规范。作为以太网技术的核心,千兆以太网MAC层协议是数据帧收发的基础,负责上层数据和物理层比特流的封装和解封,流量控制,校验检测等功能。针对航电系统应用中对通信带宽和数据实时性的要求,文中提出了基于DMA的双通道千兆以太网MAC方案。首先对缓冲区描述符存储结构进行描述,基于此种存储结构提出了基于DMA的双通道千兆以太网MAC架构设计,最后对发送、接收模块微结构进行了详细设计。在NCSim平台下对整个设计进行了仿真验证。结果表明GMII接口能够以10/100/1 000 Mbps的速率实现半双工/全双工通信,满足设计要求。

一种带优先级队列的千兆以太网MAC设计

在以太网应用越来越广泛的背景下,针对某局域网具有传输数据量大和保持部分数据实时性的特点,采用了包含两种不同优先级帧的千兆以太网方案。基于Actel FPGA设计了一种带优先级队列的千兆全双工以太网MAC(Media access control),实现千兆以太网数据帧的收发,并对高优先级数据提供实时性支持。从分析含优先级字段的MAC帧结构着手,对MAC进行了模块划分,接着重点阐述了接收控制模块、发送控制模块和优先级队列模块。最后在ModelSim平台下对整个MAC进行了仿真验证;并使用Synplify进行了综合,结果表明GMII接口部分工作频率能达到141 MHz,内部模块工作频率能达到79 MHz,满足设计要求。

基于MAC层协议的自适应退避算法

针对二进制指数退避算法传输时延较高、信道利用率和吞吐量较低等问题,提出一种基于MAC层协议的自适应退避算法。先对比系统延迟中值及数据包传输时间,得出退避因子的大小,从而使退避窗口据此动态变化,再由得到的最大退避时隙数建立多冲突以太网通信网络模型。仿真实验结果表明,该算法相比于二进制指数退避算法在多冲突以太网场景中,传输时延较低,吞吐量和信道利用率均较高,从而提高了传输实时性。

基于USB 2.0/MAC协议变换的延长系统设计

为克服通用串行总线(USB)在远程通信中的不稳定性和传输时延问题,延长USB接口的传输距离,提出一种修改和自定义的以太网MAC协议,并采用该协议与USB 2.0协议之间的协议转换技术,建立一种基于FPGA的USB延长系统。数据由USB设备/主机传入FPGA中处理,通过USB 2.0接口传至主机/USB设备并作出响应,实现双向数据传输。结合FPGA和Quartus II软件平台完成设计验证,验证结果表明,该延长系统具有良好的可行性、稳定性和兼容性。

千兆以太网MAC和RocketIO GTP收发器的集成实现

嵌入式三模式以太网MAC(媒体访问控制)和RocketIO GTP(GPRS(通用分组无线电业务)Tunnelling Protocol)收发器是Xilinx公司FPGA(现场可编程门阵列)器件内部的2个硬核。主要介绍了Virtex-5器件中以太网MAC模块和RocketIO GTP收发器模块的功能集以及千兆以太网MAC和RocketIO GTP收发器的集成实现。该实现在软件和硬件上大大简化了物理层与数据链路层之间的通信连接。