期刊文献+
共找到20篇文章
< 1 >
每页显示 20 50 100
FD-SOI器件中PMOS源漏区外延层形貌改善研究
1
作者 方精训 吕健 《集成电路应用》 2024年第2期60-62,共3页
阐述FD-SOI器件中SiGe-RSD形貌不规则是导致Si Cap层被金属扎穿的原因。针对这一问题,对SiGe-RSD的制备工艺进行逐层(L1/L2/L3)优化,最终制备出形貌规则、表面平整的样品。随后的接触通孔工艺环节Si Cap层未被扎穿,形成良好的合金,器件P... 阐述FD-SOI器件中SiGe-RSD形貌不规则是导致Si Cap层被金属扎穿的原因。针对这一问题,对SiGe-RSD的制备工艺进行逐层(L1/L2/L3)优化,最终制备出形貌规则、表面平整的样品。随后的接触通孔工艺环节Si Cap层未被扎穿,形成良好的合金,器件PMOSFET的性能也得到明显提升。 展开更多
关键词 集成电路制造 fd-soi 外延 凸起源漏结构
下载PDF
FD-SOI与FinFET互补,是中国芯片业弯道超车机会 被引量:6
2
作者 迎九 《电子产品世界》 2016年第4期5-5,4,共2页
本文介绍了Soitec半导体公司的全耗尽绝缘硅(FD-SOI)的特点、最新进展及其生态系统,并将FD-SOI与Fin FET作比较,分析了各自的优势、应用领域和应用前景。
关键词 fd-soi FINFET 制造
下载PDF
深亚微米FD-SOI器件亚阈模型
3
作者 程彬杰 邵志标 +2 位作者 唐天同 沈文正 赵文魁 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第7期908-914,共7页
通过对全耗尽 SOI器件硅膜中的纵向电位分布采用准三阶近似 ,求解亚阈区的二维泊松方程 ,得到全耗尽器件的表面势公式 ;通过引入新的参数 ,对公式进行修正 ,建立深亚微米全耗尽器件的表面势模型 ,能够很好地描述漏感应势垒降低效应 .在... 通过对全耗尽 SOI器件硅膜中的纵向电位分布采用准三阶近似 ,求解亚阈区的二维泊松方程 ,得到全耗尽器件的表面势公式 ;通过引入新的参数 ,对公式进行修正 ,建立深亚微米全耗尽器件的表面势模型 ,能够很好地描述漏感应势垒降低效应 .在此基础上 ,建立了亚阈漏电流模型 ,它能够很好的描述亚阈区的完整漏电流特性 ,模型计算结果与二维器件模拟软件 展开更多
关键词 fd-soi器件 亚阈区模型 MOS器件
下载PDF
28 nm超薄体FD-SOI高温特性研究
4
作者 张颢译 曾传滨 +3 位作者 李晓静 高林春 罗家俊 韩郑生 《微电子学》 CAS 北大核心 2021年第4期577-581,共5页
研究了低阈值电压(LVT)结构的28 nm超薄体全耗尽绝缘体上硅(FD-SOI)MOSFET的高温下特性。在300℃下对器件进行测试,将FD-SOI与部分耗尽(PD)SOI进行参数对比。结合理论分析,证明了高温下超薄体FD-SOI具有比PD-SOI更低的阈值电压漂移率和... 研究了低阈值电压(LVT)结构的28 nm超薄体全耗尽绝缘体上硅(FD-SOI)MOSFET的高温下特性。在300℃下对器件进行测试,将FD-SOI与部分耗尽(PD)SOI进行参数对比。结合理论分析,证明了高温下超薄体FD-SOI具有比PD-SOI更低的阈值电压漂移率和亚阈值摆幅。在300℃高温下工作时,SOI MOSFET的参数发生退化,阈值电压减小,泄漏电流增加,栅极对沟道电流的控制能力大大减小。超薄体FD-SOI的设计可使器件的高温性能更加稳定,将电路的工作温度提高到300℃。 展开更多
关键词 高温器件 阈值电压 亚阈值摆幅 超薄体fd-soi
下载PDF
28-nm UTBB FD-SOI vs. 22-nm Tri-Gate FinFET Review: A Designer Guide—Part I
5
作者 Ali Mohsen Adnan Harb +1 位作者 Nathalie Deltimple Abraham Serhane 《Circuits and Systems》 2017年第4期93-110,共18页
Nowadays, transistor technology is going toward the fully depleted architecture;the bulk transistors are becoming more complex in manufacturing as the transistor size is becoming smaller to achieve the high performanc... Nowadays, transistor technology is going toward the fully depleted architecture;the bulk transistors are becoming more complex in manufacturing as the transistor size is becoming smaller to achieve the high performance especially at the node 28 nm. This is the first of two papers that discuss the basic drawbacks of the bulk transistors and explain the two alternative transistors: 28 nm UTBB FD-SOI CMOS and the 22 nm Tri-Gate FinFET. The accompanying paper, Part II, focuses on the comparison between those alternatives and their physical properties, electrical properties, and reliability tests to properly set the preferences when choosing for different mobile media and consumers’ applications. 展开更多
关键词 UTBB fd-soi: Ultra-Thin Body and Box Fully Depleted Silicon on Insulator Tri-Gate FINFET DIBL: Drain Induced Barrier Lowering
下载PDF
28-nm UTBB FD-SOI vs. 22-nm Tri-Gate FinFET Review: A Designer Guide—Part II
6
作者 Ali Mohsen Adnan Harb +1 位作者 Nathalie Deltimple Abraham Serhane 《Circuits and Systems》 2017年第5期111-121,共11页
This is Part II of a two-part paper that explores the 28-nm UTBB FD-SOI CMOS and the 22-nm Tri-Gate FinFET technology as the better alternatives to bulk transistors especially when the transistor’s architecture is go... This is Part II of a two-part paper that explores the 28-nm UTBB FD-SOI CMOS and the 22-nm Tri-Gate FinFET technology as the better alternatives to bulk transistors especially when the transistor’s architecture is going fully depleted and its size is becoming much smaller, 28-nm and above. Reliability tests of those alternatives are first discussed. Then, a comparison is made between the two alternative transistors comparing their physical properties, electrical properties, and their preferences in different applications. 展开更多
关键词 UTBB fd-soi: Ultra-Thin Body and Box Fully Depleted Silicon on Insulator Tri-Gate FINFET DIBL: Drain Induced Barrier Lowering
下载PDF
Sankalp Semiconductor宣布与ST开展FD-SOI服务及IP合作
7
《世界电子元器件》 2015年第5期48-48,共1页
致力于满足半导体和电子行业客户苛刻需求的领先芯片设计服务公司Sankalp Semiconductor宣布,该公司已与专注于满足客户各种电子应用需求的全球领先半导体企业意法半导体(ST)就FD-SOI服务及IP合作达成了一项协议。Sankalp是模拟与混合... 致力于满足半导体和电子行业客户苛刻需求的领先芯片设计服务公司Sankalp Semiconductor宣布,该公司已与专注于满足客户各种电子应用需求的全球领先半导体企业意法半导体(ST)就FD-SOI服务及IP合作达成了一项协议。Sankalp是模拟与混合信号设计领域的公认领导者,FD-SOI是优秀的数字、模拟和射频集成平台。意法半导体技术营销部门主管Giorgio Cesana表示:"通过与供应链上的多家多元化合作伙伴进行合作,FD-SOI生态系统正在迅速发展。 展开更多
关键词 意法半导体 fd-soi IP ST 半导体企业 集成平台 混合信号设计 部门主管 技术营销 电子行业
下载PDF
FD-SOI技术助力中国半导体业快速崛起
8
作者 单祥茹 《中国电子商情》 2016年第4期12-13,共2页
FD-SOI(全耗尽绝缘硅)是一项采用现有的制造方法和基础设施,通过在绝缘硅片晶圆超薄的绝缘氧化埋层(BOX)上再生长一层超薄的单晶硅层来实现平面晶体管结构的技术。FD-SOI技术集成了两大互相协作的创新工艺:一是在底部硅层上部使用... FD-SOI(全耗尽绝缘硅)是一项采用现有的制造方法和基础设施,通过在绝缘硅片晶圆超薄的绝缘氧化埋层(BOX)上再生长一层超薄的单晶硅层来实现平面晶体管结构的技术。FD-SOI技术集成了两大互相协作的创新工艺:一是在底部硅层上部使用超薄的氧化绝缘体。 展开更多
关键词 平面晶体管 半导体业 硅晶圆 fd-soi技术 摩尔定律 埋层 芯片面积 电子产品 代工厂 副总裁
下载PDF
SOI在射频电路中的应用 被引量:2
9
作者 骆苏华 刘卫丽 +5 位作者 张苗 狄增峰 王石冶 宋志棠 孙晓玮 林成鲁 《微电子学》 CAS CSCD 北大核心 2005年第1期67-70,共4页
随着射频电路(RF)工作频率和集成度的提高,衬底材料对电路性能的影响越来越大。 SOI(Silicon-on-Insulator)结构以其良好的电学性能,为系统设计提供了灵活性。与CMOS工艺的 兼容使它能将数字电路与模拟电路混合,在射频电路应用方面显示... 随着射频电路(RF)工作频率和集成度的提高,衬底材料对电路性能的影响越来越大。 SOI(Silicon-on-Insulator)结构以其良好的电学性能,为系统设计提供了灵活性。与CMOS工艺的 兼容使它能将数字电路与模拟电路混合,在射频电路应用方面显示巨大优势。文章分析了RF电路 发展中遇到的挑战和SOI在RF电路中的应用优势,综述了SOI RF电路的最新进展。 展开更多
关键词 射频集成电路 高阻SOI fd-soi CMOS SIMOX
下载PDF
BPMF-SRM混合法分析SOI脊形波导与光纤耦合 被引量:2
10
作者 刘敬伟 陈少武 余金中 《光子学报》 EI CAS CSCD 北大核心 2005年第2期222-225,共4页
摘用束传播 自由空间辐射模 (BPM F-SRM)混合法计算了SOI脊形波导和光纤耦合时的透射率,提出计算反射率的积分公式 将该混合法和一般FSRM、菲涅尔公式 重叠积分法的计算结果相比较,提出只有在弱导条件下,传统的菲涅尔公式法和重叠积分... 摘用束传播 自由空间辐射模 (BPM F-SRM)混合法计算了SOI脊形波导和光纤耦合时的透射率,提出计算反射率的积分公式 将该混合法和一般FSRM、菲涅尔公式 重叠积分法的计算结果相比较,提出只有在弱导条件下,传统的菲涅尔公式法和重叠积分法才可以同时使用. 展开更多
关键词 自由空间辐射模法 有限差分束传播法 SOI脊形波导 耦合 透射 反射
下载PDF
0.13μm全耗尽绝缘体上硅晶体管单粒子效应仿真研究 被引量:2
11
作者 花正勇 马艺珂 +4 位作者 殷亚楠 周昕杰 陈瑶 姚进 周晓彬 《电子与封装》 2019年第8期36-38,43,共4页
利用计算机辅助设计Silvaco TCAD仿真工具,研究了0.13μm全耗尽绝缘体上硅(FD-SOI)晶体管单粒子瞬态效应,分析了不同线性能量转移(LET)、单粒子入射位置和工作偏置状态对单粒子瞬态的影响。结果表明,LET值的增加会影响沟道电流宽度,加... 利用计算机辅助设计Silvaco TCAD仿真工具,研究了0.13μm全耗尽绝缘体上硅(FD-SOI)晶体管单粒子瞬态效应,分析了不同线性能量转移(LET)、单粒子入射位置和工作偏置状态对单粒子瞬态的影响。结果表明,LET值的增加会影响沟道电流宽度,加大单粒子瞬态峰值及脉冲宽度。受入射位置的影响,由于栅极中央收集的电荷最多,FD-SOI器件的栅极中央附近区域单粒子瞬态效应最敏感。单粒子瞬态与器件工作偏置状态有很强的相关性,器件处于不同工作偏置状态下,关态偏置受单粒子效应影响最大,开态偏置具有最小的瞬态电流峰值和脉宽。 展开更多
关键词 fd-soi 仿真 辐射 单粒子 LET 偏置
下载PDF
薄硅膜SOI器件辐射效应研究 被引量:1
12
作者 贺琪 顾祥 +2 位作者 纪旭明 李金航 赵晓松 《微处理机》 2020年第6期1-4,共4页
为适应SOI技术的发展,探索相关材料参数受辐射影响程度及器件的抗辐射性能,研究了不同硅膜厚度SOI器件的总剂量辐射效应。采用^60Co作为辐射源,所选器件的辐射性能通过晶体管前栅和背栅的阈值电压漂移量进行表征。实验结果显示,所选的... 为适应SOI技术的发展,探索相关材料参数受辐射影响程度及器件的抗辐射性能,研究了不同硅膜厚度SOI器件的总剂量辐射效应。采用^60Co作为辐射源,所选器件的辐射性能通过晶体管前栅和背栅的阈值电压漂移量进行表征。实验结果显示,所选的本单位SOI工艺的硅膜厚度必须大于205 nm才能保证器件的抗总剂量辐射能力,针对此结论利用TCAD软件进行仿真验证,归纳出相应的物理机制。对电路静态电流特性对总剂量辐射的敏感性也给出了相关的讨论与评估。 展开更多
关键词 辐射 硅膜 FD SOI器件 阈值电压 静态电流
下载PDF
大容量的全新市场正在推动半导体商机的涌现 被引量:1
13
作者 王莹 《电子产品世界》 2017年第2期4-5,共2页
预计半导体和代工市场将在2016-2020年出现强劲成长,半导体年复合增长率达4.4%,代工业年复合增长率达7.1%,而且中国代工厂的年复合增长率更高,达20%。2017年2月10日,格芯公司CEO Sanjay Jha博士在格芯成都工厂奠基典礼之后,向部分国内... 预计半导体和代工市场将在2016-2020年出现强劲成长,半导体年复合增长率达4.4%,代工业年复合增长率达7.1%,而且中国代工厂的年复合增长率更高,达20%。2017年2月10日,格芯公司CEO Sanjay Jha博士在格芯成都工厂奠基典礼之后,向部分国内媒体介绍了格芯对全球半导体市场的看法及其业务扩展计划。 展开更多
关键词 半导体市场 fd-soi 22FDX 12FDX 代工
下载PDF
全球集成电路技术发展趋势研究 被引量:4
14
作者 王龙兴 《集成电路应用》 2017年第11期13-16,共4页
2016年全球半导体投资支出为679亿美元,年增5.1%,有13家厂商投资支出超过10亿美元。全球研发经费超过565亿美元,年增1%。全球集成电路主流技术为16/14 nm,2016年底三星和台积电导入10 nm技术,2017年第一季度进入量产。由于10 nm是过渡... 2016年全球半导体投资支出为679亿美元,年增5.1%,有13家厂商投资支出超过10亿美元。全球研发经费超过565亿美元,年增1%。全球集成电路主流技术为16/14 nm,2016年底三星和台积电导入10 nm技术,2017年第一季度进入量产。由于10 nm是过渡性节点,2017年全球技术领先厂商将提前展开7 nm技术研发竞争。FD-SOI(全耗尽绝缘体上单晶硅)的技术路线崭露头角,备受关注。 展开更多
关键词 集成电路技术 节点制程 16/14nm FD—SOI
下载PDF
绝缘衬底上的硅技术SOI发展与应用分析 被引量:1
15
作者 宁开明 《集成电路应用》 2019年第6期17-21,共5页
SOI技术作为一种全介质隔离技术,有着许多体硅器件不可比拟的优势,如低功耗(泄漏电流小)、速度快(寄生电容小)、抗干扰强、集成密度高(隔离面积小)等特点。经过几十年的发展,SOI材料的制备技术,直接键合和智能剥离技术成为现阶段的主流... SOI技术作为一种全介质隔离技术,有着许多体硅器件不可比拟的优势,如低功耗(泄漏电流小)、速度快(寄生电容小)、抗干扰强、集成密度高(隔离面积小)等特点。经过几十年的发展,SOI材料的制备技术,直接键合和智能剥离技术成为现阶段的主流技术。SOI元器件的特征尺寸,由1μm跨越到12 nm,得到广泛应用,涵盖射频、汽车电子、电源管理等领域。虽然由于历史原因以及SOI技术本身的一些限制,导致SOI技术没有完全超越传统体硅技术。分析SOI技术的发展历史、材料制备、技术应用、面临的挑战及未来趋势。 展开更多
关键词 智能剥离 射频SOI FD SOI 功率SOI
下载PDF
基于绝缘层上硅衬底的新型半导体光电探测器件研究
16
作者 刘坚 万景 《微纳电子与智能制造》 2021年第1期57-62,共6页
回顾了近年来课题组基于绝缘层上硅衬底(silicon-on-insulator,SOI)实现的一系列新型半导体器件成果。基于正反馈工作机制的零亚阈摆幅器件Z2-FET具有快速开关和栅控回滞特性,可用于高性能存储、静电保护和高灵敏度光电探测等领域。界... 回顾了近年来课题组基于绝缘层上硅衬底(silicon-on-insulator,SOI)实现的一系列新型半导体器件成果。基于正反馈工作机制的零亚阈摆幅器件Z2-FET具有快速开关和栅控回滞特性,可用于高性能存储、静电保护和高灵敏度光电探测等领域。界面耦合光电探测器(interface coupled photodetector,ICPD)利用了SOI中的界面耦合效应,可大幅增强光响应度。进一步将其与SOI/MoS2混合维度光电探测器结合,ICPD展示出可调频谱的光电探测性能。基于双光栅效应实现的波长探测器,其输出电学信号只对波长而非光强敏感。原位光电子探测器(photoelectron in-situ sensing device,PISD)基于SOI的界面耦合和深耗尽效应工作原理,在衬底进行光电转换并可原位感应光电子,比传统的CMOS图像传感器(CMOS image sensor,CIS)具有更紧凑的结构。课题组研究针对SOI器件顶层硅和衬底的能带或电势调控,结合新原理和新材料,实现了SOI衬底在光电探测器件领域的系列创新。 展开更多
关键词 SOI Z2-FET ICPD 光电探测 PISD fd-soi 图像传感器
下载PDF
高k+SiO_2栅FD-SOI MOSFET阈值电压和DIBL效应的分析及建模
17
作者 万璐绪 杨建国 +3 位作者 柯导明 吴笛 杨菲 陈甜 《中国科学:信息科学》 CSCD 北大核心 2019年第3期342-360,共19页
文章提出了高k+SiO_2栅FD-SOI (fully depleted silicon-on-insulator) MOSFET,开发了它的二维亚阈值区前栅表面电势、阈值电压和DIBL (drain induced barrier lowing)效应计算模型.本文根据器件的结构和不同的介电常数,将亚阈值区的FD-... 文章提出了高k+SiO_2栅FD-SOI (fully depleted silicon-on-insulator) MOSFET,开发了它的二维亚阈值区前栅表面电势、阈值电压和DIBL (drain induced barrier lowing)效应计算模型.本文根据器件的结构和不同的介电常数,将亚阈值区的FD-SOI MOSFET分成若干个不同的矩形等效源,构建了这个多角形区域的Poisson方程和Laplace方程的二维边界值问题,然后用分离变量法和特征函数展开法求出了模型的二维解.计算结果表明,高k+SiO_2栅能有效地抑制高k介电常数产生的FD-SOI MOSFET阈值电压退化, DIBL效应加重,以及FIBL效应.由于这个模型列出的是线性代数方程组,它的计算开销小,因此这个半解析模型既可以用于FD-SOI MOSFET的模拟和仿真,又可用做电路模拟器的器件模型. 展开更多
关键词 高k+SiO2栅 fd-soi MOSFET 阈值电压 DIBL效应 二维模型
原文传递
FD-SOI制程决胜点在14nm
18
《半导体信息》 2016年第3期27-29,共3页
产业资深顾问Handel Jones认为,半导体业者应该尽速转移14纳米FD-SOI(depleted silicon-on-insulator)制程,利用该技术的众多优势…半导体与电子产业正努力适应制程节点微缩至28纳米以下之后的闸成本(gate cost)上扬;在制程微缩同时。
关键词 资深顾问 HANDEL 程节 depleted fd-soi nm 单位面积 INSULATOR 制程技术 物联网
原文传递
正背栅SOI-MOSFET二维阈值电压解析模型
19
作者 张国和 邵隽 陈婷 《世界科技研究与发展》 CSCD 2012年第1期29-34,共6页
通过建立沟道区域和埋氧区域的二维泊松方程,并考虑衬底区域的掺杂和背栅偏压对器件阈值电压的影响,得到了一种正背栅全耗尽SOI-MOSFET二维阈值电压模型。根据模型计算结果,研究了衬底掺杂浓度和衬底(背栅)偏压对器件阈值电压的影响,通... 通过建立沟道区域和埋氧区域的二维泊松方程,并考虑衬底区域的掺杂和背栅偏压对器件阈值电压的影响,得到了一种正背栅全耗尽SOI-MOSFET二维阈值电压模型。根据模型计算结果,研究了衬底掺杂浓度和衬底(背栅)偏压对器件阈值电压的影响,通过与MEDICI数值模拟结果的比较表明,该模型能预计不同衬底掺杂浓度和衬底(背栅)偏压对阈值电压的影响,正确反映器件的短沟效应和背栅效应。 展开更多
关键词 全耗尽SOI-MOSFET 背栅电压 阈值电压解析模型
原文传递
应变Si全耗尽SOI MOSFET二维亚阈电流模型 被引量:1
20
作者 秦珊珊 张鹤鸣 +4 位作者 胡辉勇 屈江涛 王冠宇 肖庆 舒钰 《物理学报》 SCIE EI CAS CSCD 北大核心 2011年第5期784-788,共5页
本文通过求解二维泊松方程,为应变Si全耗SOI MOSFET建立了全耗尽条件下表面势模型,利用传统的漂移-扩散理论.在表面势模型的基础上,得到了应变Si全耗SOI MOSFET的亚阈电流模型,并通过与二维器件数值模拟工具ISE的结果做比较,证明了所建... 本文通过求解二维泊松方程,为应变Si全耗SOI MOSFET建立了全耗尽条件下表面势模型,利用传统的漂移-扩散理论.在表面势模型的基础上,得到了应变Si全耗SOI MOSFET的亚阈电流模型,并通过与二维器件数值模拟工具ISE的结果做比较,证明了所建立的模型的正确性.根据所建立的模型,分析了亚阈电流跟应变Si应变度的大小,应变Si膜的厚度和掺杂浓度的关系,为应变Si全耗SOIMOSFET物理参数设计提供了重要参考. 展开更多
关键词 应变硅 fd-soi MOSFET 表面势 亚阈电流
原文传递
上一页 1 下一页 到第
使用帮助 返回顶部