IIR数字滤波器设计中频率转换探究

在IIR数字滤波器的设计中,模拟域频率转换是高通、带通、带阻等其他滤波器设计的核心,但现有关于模拟域频率转换的教学方法大多只给出结论,并没有对整个转换过程进行分析,这使得学生难以理解转换的原理,对如何选择滤波器参数的原因并不清楚。本文对整个模拟域频率转换过程进行分析,通过图形对转换过程中参数如何选取进行诠释,便于教师教学和学生理解。

利用FPGA实现数字锁相及频率转换

介绍了用ＦＰＧＡ（现场可编程门阵列）器件实现数字锁相环路和频率转换功能，分析了数字锁相环路的基本原理及实现过程，对设计实现过程中应注意的相关问题也作了具体讨论。

抽样频率转换在数字下变频中的应用

数字下变频技术是软件无线电中的关键技术之一。从信号中去除高频信息,降低抽样频率而不导致频谱混叠的过程称之为抽取。若信号不进行滤波就抽取,信号将出现混叠,那么其关键问题就是抽取前的滤波。现以软件无线电的基本知识为基础,分析了单级和多级抽样频率转换,并进行了比较。

用ISP器件设计量程自动转换的数字频率计

介绍了采用ISP技术设计数字系统的方法和过程 。

一种应用电压—频率转换技术构成数字式电流互感器的方法

本文提出一种利用电压—频率转换技术(VFC)构成数字式电流互感器的新方法。其基本思路是把模拟电流转换为电压,然后变成高电位的脉冲频率信号,并用光电设备把此脉冲由高位变成低位,就可利用数字信号处理技术而获得数字电流的量和相位角。实验结果表明这种新型数字电流互感器具有0.5级的精度。

应用嵌入式微控制器的数字频率合成实现方法

无需专用集成电路,仅由嵌入式微控制器实现直接数字频率合成(DDS)而生成波形信号具有经济、灵活、可靠等优点。借助嵌入式微控制器内的定时器、直接存储器存取(DMA)与数模转换(DAC)等片上外设,提出基于定时中断和DMA实现DDS生成波形信号的方法。基于定时中断实现DDS生成波形信号的方法无需借助片上DMA,对嵌入式微控制器的要求较低。基于DMA实现DDS生成信号的方法,数据从信号预存区到DAC的传送由并行于CPU工作的DMA完成,支持较高的DDS时钟频率。以正弦信号为例,采用中高端嵌入式微控制器对实现DDS生成信号的两种方法进行实验,结果表明,基于定时中断与DMA的两种方法均能生成波形优异、幅度稳定的信号,但DMA法支持更宽的信号频率范围。

数字/频率、频率/数字转换电路的应用

介绍了数字 /频率转换 (D/F)—频率 /电压转换 (F/V)的数据发送方法和电压 /频率转换 (V/F)—频率/数字转换 (F/D)的数据采集方法 ,并对D/F、F/D电路以及F/V、V/F电路进行了详细介绍。总结了相对于模拟 /数字转换 (A/D)、数字 /模拟转换 (D/A)的数据传送方式 ,D/F、F/D电路的优缺点。

AD7750乘积频率转换器及数字电度表设计

介绍了AD775 0及其工作原理。利用AD775

基于全数字锁相环优化的快速跳频技术研究

针对全数字锁相环(ADPLL)在跳频时间、信号质量、频率步进等方面的不足,对ADPLL的环路结构和数字锁频算法进行了优化,设计了一种新型全数字锁相环结构。该结构采用快速频率电压转换器(FVC)替代ADPLL中的数字鉴频鉴相器和数字滤波器。FVC通过将参考频率进行倍频,再对反馈频率进行计数,直接计算出输出频率值,进而确定输出频率与目标输出频率的误差,通过建立频率误差与调整电压的函数关系,控制输出频率的快速锁定,实现了小步进、高质量的快速合成频率输出。最后,通过仿真和实测验证了新型全数字锁相环结构的可行性。实测结果表明,该技术合成的频率近端杂散为-87 dBc,频率步进最小可以达到191 Hz,跳频时间最小为3.9μs。

直接数字频率合成器的PFGA实现

系统采用Xilinx公司生产的型号为XC3S200的FPGA芯片和Maxim公司生产的型号为MAX5885的专用D/A芯片,利用直接数字频率合成技术,通过Xilinx公司的ISE 9.2开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计。可得到相位连续、频率可变的信号。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。

基于高速直接数字式频率合成器的塔康信号模拟

对机载塔康设备的自动检测,需要模拟地面信标台向机载设备发射的回答信号.从电路原理、硬件电路设计和软件编制等方面,介绍了一种基于直接数字式频率合成技术的模拟塔康地面信标台波形的电路设计方法,并给出了改善信号波形质量的措施.

内嵌14位DAC的高速直接数字频率合成器的设计

利用CORD IC算法实现相位幅度的转换;嵌入双路归零编码方式输出、电流源控制开关、14位DAC,成功设计了一种高速直接数字频率合成器。经0.18μm 6M2P CMOS工艺流片,芯片面积为4.19 mm×3.17 mm,在1 GHz的工作频率下,输出信号在98.6 MHz处,SFDR为68.39 dB。

一种实时可编程频率转换电路

介绍了一种由可编程计数器８２５３芯片和ＣＭＯＳ锁相环４０４６芯片组成的频率转换电路，频率转换的比例可实时控制，硬件和软件简单、可靠。

新型数字-频率变换在科氏质量流量计中的应用

对新型全数字式科氏质量流量计频率输出信号采用数字—频率转换D/F(Digital to Frequency Conversion)方法实现.利用晶振和现场可编程门阵列FPGA(Field Program-mable Gate Arrays)与数字信号运算处理单元DSP(Digital Signal Processing)配合实现频率量输出,有效避免了传统的模拟式科氏质量流量计的电压—频率V/F(Voltage to Frequency Conversion)转换方法中存在的精度不高、温漂以及电路复杂等问题,而且也消除了由于频率刷新造成的输出频率非整周期对输出结果的影响.实验表明,该数字—频率转换方法具有较高的转换精度,实现了输出频率的整周期刷新,不存在V/F转换电路的温漂等问题.该电路简单,与数字电路实现无缝接口,对于数字系统的频率输出设计具有较高的参考价值.

直接数字式频率合成器的工程设计

本文从工程设计的角度出发,给出了直接数字式频率合成器各组成部分的设计原则,并介绍了一种采用AD7008芯片实现的直接数字式频率合成器。

基于Verilog HDL的简易数字频率计设计

利用"自顶向下"的设计方法,采用Verilog HDL硬件描述语言和原理图描述相结合的方式,设计了简易数字频率计系统,并在QuartusⅡ软件环境下对设计项目进行了编译和时序仿真。仿真结果表明,该设计能根据输入信号频率进行量程自转换调整。给出了测量结果并在实验板上4位七段数码管上进行正确显示.

直接数字频率合成(DDS)技术在ADC系统中的应用

从介绍 DDS的原理出发 ,将 DDS与 PL L做一些比较 ,分析了直接频率合成技术和传统频率合成技术之间的不同 ,提出了一个用直接频率合成技术的方法来提高 DAC系统中时钟准确性。

任意采样频率转换滤波器的设计与实现

提出了一种可以实现任意数字信号采样频率转换的数字内插滤波器设计方法。论文从转换滤波器的频域响应要求出发,设计等波纹内整数插滤波器作为原型,通过原型滤波器的时域插值和卷积得到任意采样频率转换滤波器。原型滤波器和时域插值滤波器可以精确控制采样频率转换滤波器的频率响应,是理想滤波器的最佳一致逼近,在各种相同响应时间的滤波器中性能最优。

5MHz直接数字式频率合成器的设计

介绍了直接数字式频率合成技术的基本原理及特点,并给出了一个5MHz直接数字式频率合成器的设计方案.