基于FPGA的高速实时FFT处理器设计

为满足机器人敏感皮肤实时信号处理的要求,系统采用FPGA来实现快速傅里叶变换(FFT)算法。本文在分析了基-2FFT算法的基础上,采用同步流水线结构,利用现场可编程门阵列(FPGA)完成256点16位复数点FFT。实验结果表明,使用FPGA实现FFT具有很好的实时性,能满足机器人敏感皮肤实时信号处理的要求。

FFT处理器的FPGA设计方法

本文阐述了FFT的原理及FFT处理器的结构,深入分析了算法实现过程中数据传输的特点,在一般的实现结构上做了改进,主要介绍利用FPGA及状态机设计方法实现FFT算法,给出了FFT处理器中每个模块的具体设计方法。

面向FPGA知识产权保护的低开销按次付费授权方案

知识产权(IP)核按使用次数授权付费可以使系统设计者根据实际情况以较低的价格购买IP,已成为一种主要的IP授权方式。针对IP核按次付费的应用需求,提出一种应用于现场可编程门阵列(FPGA)IP的基于可重构有限状态机(RFSM)和物理不可克隆函数(PUF)的新型按次付费IP授权方案RFSM-PUF。针对在实际应用中不同厂家的IP保护方案协议无法通用的问题,提出一种适配所提方案的IP保护认证协议确保IP认证的保密性与灵活性。首先,在IP的原始有限状态机(OFSM)中嵌入一个RFSM,使得只有IP核设计者能够正确解锁IP;其次,将激励输入PUF电路中产生响应;最后,将license和PUF响应组成的密钥共同输入RFSM中来解锁IP。安全性分析结果表明,所提方案满足各项安全指标。在LGSyth91基准电路上的测试实验结果表明,在满足各项安全条件的前提下,所提方案在每个IP核中相较于基于PUF的按次付费授权方案平均查找表(LUT)数减少了1377,显著降低了硬件开销。

基于FPGA的FLASH控制器系统设计及实现

为了解决数字台标机中台标文件的存储问题,文中介绍了基于FPGA的FLASH控制器系统设计方法。说明了系统各个模块的功能原理以及各模块间的相互联系,阐述了FLASH读写控制器的设计过程,并着重介绍了通过设计有限状态机实现FLASH读写操作的方法,在QuartusⅡ中对设计进行了仿真验证,最后通过硬件测试证明了系统设计方法的正确性和可靠性。该方法对FLASH存储控制系统的设计具有普遍适用性。

基于FPGA的四口RAM设计与实现

为了满足并行系统能够高效进行大量数据传输和交换的实时性要求,设计并实现了基于FPGA的四口RAM。四口RAM由1个双口RAM模块、4个缓存模块和2个控制模块构成。双口RAM作为四口RAM的存储实体。缓存模块是外部多处理器与双口RAM之间接口数据缓冲,由3个FIFO构成,分别缓存外部多处理器的读写命令、地址和数据。控制模块由有限状态机实现,通过分时读取4个缓存模块,完成对双口RAM的读写操作,实现四口RAM功能。软件测试和具体项目的应用表明,系统功能正常,此方法具有可行性和有效性。

基于FPGA的I^2C总线设计

以I2C总线协议为根据,提出一种采用FPGA,通过有限状态机来模拟实现I2C总线接口的方法。主要内容包括简述I2C总线的原理;介绍用FPGA中有限状态机开发I2C总线模块时的设计思想和实现过程。通过对SAA7113的初始化验证了该方案的正确性。

一种基于FPGA的低功耗、容错状态机设计方法

针对FPGA(Field Programmable Gate Array)在航空航天领域应用面临的可靠性和功耗问题,提出了一种适于FPGA实现的低功耗、容错有限状态机设计方法.该方法与传统FPGA中实现状态机占用布线资源、查找表、寄存器等资源的思想不同,它将状态机映射到FPGA内嵌块RAM,同时采用两块RAM构成双模冗余结构,通过比较两块RAM输出数据的一致性确定RAM中数据出错的情况,并结合奇偶校验进行检错与纠错.实验结果表明:与经典的三模冗余方法相比,该方法有更低的功耗和更高的可靠性,并能对一位错误实现在线纠错.

PCI总线接口控制器的FPGA设计

研究有限状态机与PCI总线接口控制器的设计问题.在分析PCI总线接口控制器基本功能的基础上,给出其顶层设计.根据PCI总线操作时序,提出了从设备接口控制器的有限状态机模型.同时结合AlteraFLEX10K的FPGA器件,采用Verilog硬件描述语言,描述该总线控制器的基本操作,并完成功能仿真与综合,实现了PCI总线控制器的FPGA设计,说明该有限状态机具有结构清晰、易于维护的特点.

基于FPGA的高速信号采集平台设计

提出了一种基于FPGA的高速信号采集实现方法,具体描述了采样、储存、通信等模块的设计。模块功能全部基于VHDL硬件描述语言,并通过有限状态机来实现,增强了设计的灵活性,降低了成本。给出了信号采集的实验结果,证明该平台能够稳定可靠的工作。

基于FPGA的GOOSE报文解析模块设计与实现

为了提高通用面向对象变电站事件(GOOSE)报文的传输实时性和可靠性性能,给出一种基于现场可编程逻辑门阵列(FPGA)的GOOSE报文快速有效解析的方法。利用FPGA的并行执行机制,设计并实现了GOOSE报文解析有限状态机与订阅检验判断流程。通过对实例的行为仿真及波形捕获,验证了设计在较大网络流量下能够实现过滤并快速解析GOOSE与链路自检的功能。相对于传统CPU的顺序执行处理方式,基于FPGA的变电站实时报文解析设计具有更高的实时性及可靠性,为过程层设备的设计与开发提供了新思路。

基于FPGA的光纤陀螺自适应LMS滤波算法研究

光纤陀螺仪的精度严重制约着以其为核心的惯性导航系统精度,为进一步提高系统精度须对光纤陀螺进行滤波处理;文章在自适应LMS滤波算法的基础上,以FPGA实现光纤陀螺数据的采集和滤波处理;以光纤陀螺的延时信号作为参考值,实时自适应调整陀螺不同时刻输出的权值来实现对噪声的滤除;在FPGA中,利用有限状态机的方式来完成该滤波算法的实现,同时完成权值系数的更新和信号采集等模块的功能;结果表明,经过FPGA采集并滤波后的光纤陀螺信号中的噪声分量明显降低,滤波延时远小于采样周期,完全满足工程实际需要。

一种基于FPGA的实时直方图统计方法

介绍了采用Altera公司的Cyclone II系列现场可编程门阵列(FPGA)实现灰度直方图实时统计的实现方法和设计技巧。充分利用Cyclone II系列FPGA提供的片上硬件资源,配置一个三端口RAM作为像素统计值的存储单元,分别完成统计、结果读出、清零的过程。统计过程采用同步有限状态机实现,占用很少的逻辑单元,提高了系统的时钟频率。通过时序仿真和硬件平台,验证了设计的正确性。

基于FPGA的UART设计实现及其验证方法

UART作为RS 232协议的控制接口得到了广泛的应用,基于FPGA实现的UART设计可以使系统更加紧凑、稳定。系统结构进行了模块化分解,使之适应自顶向下(Top Down)的设计方法。核心部分采用有限状态机(FSM)实现,使控制逻辑直观简单,提高了设计效率。通过与计算机间的数据通信对设计的功能进行了验证,在此基础上衍生出一种将UART模块嵌入FPGA芯片与计算机互联进行功能验证和调试的新方法。

基于FPGA和有限状态机的守时系统设计

通过对现阶段守时系统实际应用情况和技术特点的分析,提出了一种新的守时系统设计方案,设计了一个基于FPGA和有限状态机的守时系统;采用恒温晶振组成本地时钟,与GPS/北斗时钟源共同作为系统的输入信号,利用FPGA设计守时系统的基本电路和有限状态机,并对调频调相部分和外部D/A转换电路进行控制,实现本地时钟与时钟源完全同频同相输出,从而快速获得高精度的时间基准,并能在GPS/北斗失锁后对时钟源信号进行保持,实现通信系统的时间同步。

基于FPGA的飞机轮速测量系统设计

飞机机轮速度信号在飞机刹车过程中至关重要,随着航空业对速度采集标准要求的日益提高,对机轮速度信号的高精度,实时性,可靠性也提出了更高的要求。系统硬件以单片FPGA芯片为核心,采用状态机的思想来实现多路速度信号的采集。通过软件优化和反复验证,调试结果表明该系统运行可靠,满足设计。

基于FPGA的UART设计与应用

针对通用异步收发器(UART)的特点,提出一种基于FPGA芯片的嵌入式设计算法,其中包括状态机设计技术和层次设计方法,实现了数据传输的全双工收,发功能,设计了UART的功能测试电路。结果表明,该设计具有可编程收/发数据位数和提供功能扩展等优点。

一种基于FPGA的UART电路设计

介绍了一种基于FPGA的UART电路实现方法,采用有限状态机设计了发送模块和接收模块,给出了系统的功能仿真结果,验证了系统设计的正确性。整个UART接口电路结构简单、功能升级方便、工作稳定可靠,可应用于各种具有UART接口的硬件电路系统。

基于FPGA的温湿度测量系统设计

为了实现单总线数字温湿度传感器AM2301的高速并行驱动,文中通过分析温湿度传感器的单总线通信时序和数据校验算法,利用Verilog HDL硬件描述语言完成了温湿度传感器的专用驱动逻辑电路(IP核)设计,并且使用此IP核并行驱动4路单总线温湿度传感器组成了分布式温湿度测量系统,能够以字符或图形方式在液晶屏上直观显示最终的实时测量数据.文章中所设计温湿度测量系统不但方便扩展温湿度传感器的数量,而且也实现了温湿度监测范围的上下限设置、超限报警、数据存储、历史查询与对比分析等功能.

基于FPGA的UART设计与实现

为适应通信系统的全数字自动化控制和硬件逐渐向软件化发展的趋势,提出了一种基于FPGA(现场可编程逻辑门阵列)的UART设计与实现方案。整个UART模块采用Verilog HDL硬件描述语言进行编写,其中接收和发送模块采用有限状态机来完成,并在ISE环境下进行综合建模仿真,给出各个子模块和总模块的仿真时序图以及综合生成的RTL图。同时利用Xilinx公司的FPGA开发板对程序进行下载运行调试,结果表明整个UART模块运行稳定可靠,较好地实现了数据之间的并行和串行转换,达到了预期的设计要求。

基于FPGA的UART设计与实现

将UART的功能集成在FPGA芯片中,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。提出了一种基于FPGA的UART的实现方法,具体描述了发送、接收等模块的设计,恰当使用了fifo、有限状态机,实现了FPGA片上UART的设计,给出了仿真结果,并且作为独立模块通过了DSP与计算机之间的数据通信测试。