基于Flink流处理框架的FFT并行及优化

FFT作为雷达信号处理的关键计算步骤之一,本质上是一个基于数据流的处理过程。以往的FFT计算大多集中在通用计算平台上进行并行计算实现,计算系统存在扩展性和鲁棒性问题。随着科学计算应用在Flink上的逐渐兴起,将FFT在Flink上进行并行和优化,不仅可以很好地利用框架自身良好的系统扩展性和鲁棒性,同时也能使其具备高吞吐的实时性能。基于Flink对FFT流处理算法流程进行了设计和优化,同时针对Flink对适用于FFT计算的缓存窗口机制进行了设计,实验结果表明,改进后FFT并行算法在多个大规模点数下计算速度均有所提高。

Windows环境下FFT多核并行算法的设计实现

多核技术的问世,使得人们在桌面计算机环境下研究并行算法,运行并行程序成为可能。与此同时,如何充分利用多核技术进行并行程序设计却是所面临的巨大挑战。在叙述了多核技术,并将其与超线程技术比较后,介绍了Windows环境下的常用的多核编程工具OpenMP,并重点描述了并行语句Fork/Join;在简述了信号处理中常用的FFT后,重点分析了FFT的按时间基2抽取形式,并据此利用OpenMP设计了一个n核环境下的FFT并行算法,通过对相应程序的运行,结果表明,该算法加速比接近n。

基于粗粒度可重构架构的并行FFT算法实现

为了提升并行 FFT 算法的计算性能，基于粗粒度可重构架构 REMUS＿LPP（reconfigurable embedded multimedia system，low performance processor）提出了一种新的复数 FFT 实现方法．在实现 FFT 算法过程中，首先通过局部串行方式完成低阶部分，然后交换低阶部分结果后并行执行高阶部分．针对 RCA 内和 RCA 间的数据流优化，提出了流水气泡消除技术和数据块重排技术，从而提升了算法实现性能并降低了片上存储需求．芯片实测结果表明，提出的 FFT 算法实现方法的执行速度是其他同类并行计算架构的2．15～13．60倍，片上存储减少为其他方法的7．0％～28．1％．

流水并行1-D FFT地址映射算法

讨论了2个流水蝶形单元并行的地址映射算法.由于FFT级间数据读写关系复杂,实现每次并行执行2个蝶式运算的地址产生非常复杂.通过对基2数据流图的改造,将存储器分为2个存储体,各级每个蝶式运算的1对操作数位于同一存储体,并行执行的2对操作数位于不同存储体相同地址,计算结果按原址写回,同时每次计算所需的2个旋转因子地址间存在一定关系,因而可用1个地址产生单元,实现2条流水线并行所需的操作数及旋转因子的并行访问.本地址产生单元易于实现,资源需求少、延时较小,且可使蝶式计算循环次数减少一半.

基于并行FFT的OFDM符号定时与整数倍频偏联合同步算法

提出了一种适用于OFDM系统的符号定时同步与整数倍载波频偏(相对于子载波间隔归一化)联合同步算法,它仅采用包含一个OFDM符号的前导码来实现准确的符号定时和整数倍载波频偏估计。联合同步算法采用并行FFT算法结构,能够并行地在时域和频域对接收OFDM信号中的前导码进行并行搜索,在完成定时同步的同时给出子载波频偏的整数倍估计。计算机仿真结果表明在高斯白噪声信道以及瑞利衰落信道下,该联合同步算法在定时同步的准确性、抗噪声性能以及载波频偏估计的范围上要明显优于现有算法,并且由于采用了时频二维并行同步结构,使得联合同步算法具有更快的同步收敛速度。

基于SIMD-BF的并行FFT算法

主要讨论了在数字图像信号处理中起重要作用的快速傅立叶变换,结合了近年来人们对该算法并行化的研究成果,刨析了一种基于SIMD-BF模型上的实用并行算法。

并行FFT的通信模式在一组规则WDM光互连网络上的波长分配

在光互连网络上实现并行算法的通信模式是当前一个颇受关注的研究领域.基于顺序映射和移位逆序映射两种不同的嵌入方式,分析了在一组规则WDM光网络上实现并行FFT的通信模式所需的波长数.结论表明:将并行FFT的通信模式嵌入在线性阵列、环、二维mesh和二维torus光网络上,采用移位逆序映射方式比采用顺序映射方式所需的波长数少.

实时频谱分析仪中并行FFT算法的FPGA设计

针对实时频谱分析仪对FFT计算速度高的需求提出一种并行FFT计算的方法,采用数据分开并行处理的方式达到快速计算傅里叶变换的效果。通过对比分析,本方案能够在不多占用FPGA资源的前提下成倍提高FFT的运算速度,从而提高重叠FFT过程中的重叠点数。仿真分析证明,本方案能够有效提高实时频谱分析仪中的信号处理速度,提升时间分辨率指标。

一种基于多线程技术的并行FFT算法

在传统的串行FFT算法基础上提出了一种基于多线程技术的并行FFT算法．实验数据表明:该算法在一定程度上能提高程序的执行效率,特别是当增大计算负载时,该算法的执行效率与传统的并行算法的比值(加速比)将趋近于处理器的个数．

基于ADRES处理器的并行FFT设计及实现

根据动态可重构嵌入式系统架构(ADRES)处理器单指令多数据流(SIMD)结构的特点,提出了一种基于SIMD的并行化快速傅里叶变换(FFT)算法,其在每个指令周期并行执行8个基4蝶形运算,同时将数据混洗和地址倒序操作嵌入向量蝶形运算过程中执行,既保证了向量运算的并行度,也掩盖了FFT结果倒序所需的时间。该算法在ADRES处理器上实现,结果显示,与其他同等规模运算资源的处理器相比,处理性能达到1.1~10倍。

并行FFT通信模式在WDM双环网上的波长分配

波长分配是光网络设计的基本问题。快速傅立叶变换(FFT)在数字信号处理、图像处理等领域有着广泛的应用,WDM双环网受到广泛的关注。提出一种递归的嵌入算法FFT-DLN,针对4种基本嵌入算法生成法、对折嵌入算法、顺序映射和逆序映射,得到在WDM双环网上实现并行FFT的通信模式所需的波长数均为N/8(N≥8)。通过分析发现,对于相同规模的傅立叶变换,递归的对折嵌入算法和逆序映射具有更短的执行时间。

基于FPGA的高速并行FFT算法研究

本文结合二维FFT和基4的无冲突的地址映射方法,实现了高速并行FFT算法研究,仿真实验结果表明,系统可以有效地降低大点数FFT对数据读写的速度要求,同时提高了运算效率,具有广泛的应用价值。

基于FPGA的大点数FFT算法研究

由于高速实时信号处理对大点数FFT的需要,很多设计都采用将大点数的一维序列转化为矩阵的二维FFT方法来满足这一点,有的方法甚至将二维FFT的结果继续二维处理从而只要处理更短的FFT序列,然而这样一来使得控制部分的逻辑变得非常复杂,很不利于FPGA的有效实现。本文提出在一次二维处理后即采用并行处理的思想,同样使得只要处理较短的FFT序列即可,不仅提高了资源利用率而且方便实现,从而使得设计者方便地在资源和处理速度之间取舍。

实数二维FFT及其改进算法的FPGA实现

近些年来,一些工程对于快速傅里叶变换(FFT)的计算时间提出了更高的要求,现有的FFT实现方法已不能满足需求,从而制约了工程性能指标的提高。针对这个问题,提出了一种可并行处理FFT的二维算法以及其改进方法,并利用现场可编程门阵列(FPGA)加以实现。仿真和试验结果表明,该方法准确可靠,易于硬件实现,运算速度快,大大减小了计算FFT的时间,满足了工程需要。

非相干扩频信号捕获算法研究和实现

研究了一种非相干扩频信号的捕获算法,用于星载S波段非相干扩频应答机实现一路遥控信号和四路测距信号的快速捕获。捕获单元采用并行FFT技术和分块-双倍补零技术实现对1kHz相干测距信号和2kHz非相干遥控信号的相关积分运算,在保证捕获性能条件下抑制了数据跳变,对积分结果利用两级门限检测判决技术降低误捕概率,最后加入捕获验证算法抑制旁瓣干扰。仿真和测试结果表明,捕获单元能够抑制数据翻转,实现多通道相干和非相干扩频信号的快速捕获,且单通道捕获时间小于2s。

一种高效动态信道化接收机设计

提出了一种动态可重构信道化方法,解决了宽带信号跨信道问题.给出了动态可重构信道化接收机的设计方案,并对各部分硬件电路的设计进行了详细阐述.在FPGA内部实现了动态可重构信道化高效结构,并给出了该高效结构各组成模块的实现方法,该高效结构可大量节省FPGA的硬件资源.动态可重构信道化方法无需知道信号的调制形式即可实现宽带信号的动态重构,具有较强的通用性.

数字信道化高效结构设计及FPGA实现

针对宽带接收机中处理多个同时到达信号时的逻辑资源消耗大、实时性差、配置不灵活等问题,从多相滤波和采样率等价交换原理出发,对接收机前端信道化过程开展研究。提出了包含移位抽取模块、多相滤波模块和全并行快速傅里叶变换(FFT)模块的数字信道化高效实现结构;利用基于现场可编程门阵列(FPGA)的硬件描述语言实现了该高效结构。最后,给出了仿真验证和在线测试的结果,验证了该高效结构实现方式合理。在满足宽带接收机处理多个同步到达信号的同时,有效提高了处理速率,降低了资源消耗,为后续基带信号处理预留了更多的硬件资源。

DSP工业测控系统关键技术研究

针对工业测控的现状和需求,提出新的测控方案,并对关键技术进行研究。采用双DSP工作模式,实现双余度数据采集及处理,提出并对双DSP的并行FFT的运算效率进行分析。基于RS485无线通信方式实现数据和控制信号的发送、接收。在上位机中用LabVIEW开发平台实现信号的接收与发送,并开发ODBC数据库接口,将虚拟仪器技术和面向Internet的Web技术有机结合起来,满足监测系统的互联和资源共享的需求。

DVB-S突发通信快速定时同步的FPGA实现

针对突发通信系统的特点,提出利用PN前导序列的良好相关特性,基于全并行流水FFT的快速同步方法。通过搜索FFT输出结果中超过自适应门限的多个峰值,找出最大峰值,实现突发数据帧头的快速捕获和最佳采样点的判决提取。该设计已经成功地在FPGA里得到实现,达到预期目标。

高速跳频同步干扰的FPGA实现

由于目前常用的干扰方式不适用于高速跳频信号,而干扰跳频同步头的方法需要通过对高速跳频通信信号的同步头进行检测并干扰,达到使高速跳频通信中断的目的。该方法的实现较为复杂且对实时性要求较高,本文利用FPGA的并行处理优势,全部采用FPGA实现了对高速跳频信号的同步干扰。