基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现

为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后深入分析了FIFO控制器各部分的工作原理并对其进行了实验。经过测试,基于DDR2 SDRAM的FIFO实现了最高475MHz的总线速率,8～256位的总线位宽,2GB最大数据容量。该FIFO可以解决高速海量数据缓存的问题,在工程应用中有显著的参考价值。

Modbus通讯中的环形FIFO队列算法

在工业控制Modbus通讯过程中,当数据量较大,站点较多时容易产生通讯异常现象。此外,由于处理器无法从繁忙的数据通讯中解放出来,忽略其他任务,而降低其利用率。文中详细介绍了一种基于Modbus协议的RS485通讯中环形FIFO队列算法,并结合双缓冲区结构,完成对数据的接收与发送。该设计方法不仅使得CPU不在专注于数据通讯而提高其利用率,而且增加了系统的安全性和可靠性。该算法已成功应用于单主站多站点控制系统中,表现出了较高的优越性。

具有软件模拟FIFO缓冲区的串口通信模块设计

本文通过介绍嵌入式处理器串口通信的特点,针对RAM空间有限的小系统,提出了一种具有软件模拟FIFO缓冲区的串行口通信模块,并详细说明了模块设计的方法。

FIFO缓冲存储器的结构及应用

本文介绍了FIFO缓冲存储器的结构和性能，说明它如何扩大数据传输率，匹配不同的数据传输速率；同时也指出了应用FIFO存储器进行系统设计时应考虑的问题．

FIFO交换网络:一种保持信元次序完整性的多路径ATM交换结构

本文提出了一种新型的自选路由ATM多路径交换结构，采用虚拟FIFO缓冲器技术，既能保持信元次序的完整性，又避免了螺旋式交换结构中虚拟信元引起的饱和吞吐量、延迟和信元丢失性能的下降．在均匀通信量和非均匀通信量情况下分析了它的性能，结果表明其最大可达到的饱和吞吐量为7／8，延迟和信元丢失率都比螺旋式结构小很多同时，该系统无需内部加速，适于VLSI集成．

一种新结构异步FIFO的ASIC设计

介绍了一种新结构异步FIFO(FirstInFirstOut)电路的实现方案,运用整体移位实现数据正确写入和输出,使用缓冲寄存器组存放移位产生的多余数据,适用于频率不成整数倍的异步时钟域之间的数据传输.利用串联的D触发器作为同步器,避免产生亚稳态,实现异步信号的同步.采用自顶向下、基于0.18μm标准单元库的半定制ASIC(ApplicationSpecificIntegratedCircuit)流程对其进行设计:使用Verilog硬件描述语言,利用VCS及Modelsim进行时序和功能仿真、SynopsysDC完成逻辑综合、ApolloⅡ实现自动布局布线.将该方案与传统的异步FIFO实现方案进行比较,面积大约缩小一半,工作速度提高约三分之一.

基于EDA技术的ispLSI6192多通道FIFO组态

利用ispLSI6 192芯片构造四个双向并独立的 12 8× 9位FIFO高速数据存储栈区 ,并利用芯片内部快速进位逻辑的高性能地址计数器及可编程控制逻辑功能分别对 4个FIFO栈区进行管理控制 ;即将系统的高速数据栈区及其控制逻辑功能做在同一个芯片上 ,从而提高计算机数据管理通信的速度、效率 ,以及提高系统的集成度和降低系统的故障率。

基于优先级调度的高速大容量FIFO缓存设计

针对甚长基线干涉测量（very long baseline interferometry,VL-BI）数据采集记录系统对高速大容量先进先出（first in first out,FIFO）缓存的需求以及现有解决方案的不足,提出了一种基于优先级调度的高速大容量FIFO缓存设计方案：设计将同步动态随机存储器（synchronous dynamic random access memory,SDRAM）划分成环形缓存链,并依据提出的设计参考原则,合理分配任务量和设定优先级判据,通过任务号的管理,实现了一个标准的高速大容量异步FIFO缓存。性能测试结果表明,该设计融合了时分法和多体法的优点,面积开销小,实时性强,最高持续读写速度达680MB/s,容量利用率近100%。

微处理器设计中提高访存效率的一种方法

低效率的访存操作是限制微处理器性能提高的一个关键因素。本文提出了一种 Ｌｏａｄ／ Ｓｔｏｒｅ 缓冲模型，分析了这种模型协调微处理器和存储器之间速度差异的作用和提高访存效率的机理，讨论了适合于 Ｉ Ｃ设计的四种实现方案，并且在微处理器 Ｎ Ｒ Ｓ４０００ 的设计中得到应用，取得了良好的效果。

多通道实时数据采集系统的设计和实现

描述了一个具有高吞吐量的实时数据采集系统设计和实现方案，本系统由1台PC机、1台89C51单片机、1个高速采样A/D转换器和双端口FIFO缓冲器构成。

支持优先级的高速交换开关缓冲队列分析与设计

缓冲队列在交换开关中起着重要的作用。为了使交换开关的调度更加灵活有效,可以采用硬件方法实现缓冲排队。为了支持QOS,还有必要设计一种支持优先级的排队机制。该文在研究已有的缓冲排队方案基础上,提出一种支持优先级FIFO排队的硬件体系结构PFQ(PriorityFIFOQueue)。PFQ借鉴了移位寄存器的基本思想,按链表形式组织每个FIFO队列,通过设置高速局部总线,有效解决了头信元阻塞问题。使得采用PFQ的交换开关可以实现更加灵活的调度算法。模拟结果表明PFQ具有灵活、高效、硬件代价较低并且实现简单的优点。

继电器触头电压的测量及数据的分析处理

介绍在小型继电器的可靠性检测系统中,利用带可编程增益的高性能数据采集卡PCL-818HG对大量继电器的触头电压同时进行测量,并利用数学算法对采集转换后的数字量进行分析和处理,实现了多个继电器触头电压的测量.阐述了在windows98操作平台下,利用可视化编程语言Visual C++6.0嵌入汇编语言的编程方法,对PCL-818 HG进行驱动及进行数据的处理和界面的显示.

PCI总线多用户数据缓冲区管理器的实现

分析了一种PCI总线上支持多个用户的数据缓冲区管理器电路所采用的电路结构,给出了关键点的仿真波形。从理论上分析了用户的缓冲区分配原则、端口总线带宽、用户最大服务等待时间和最小缓冲区数量等工作参数。给出了多用户缓冲区管理器中所需要最小存储区的计算方法。以分析为基础,采用XILINX的XCV600EPQ240实现了128用户缓冲区管理器电路,并在实际系统中进行了测试和验证。

电子内窥镜图像实时采集与视频显示系统设计与实现

介绍了医用电子内窥镜图像实时采集与显示系统的设计与实现 .用PCI接口控制器AMCCS5 933实现PCI总线接口 ,用FPGA作为核心控制模块完成对数据传输和相关芯片的控制 .用WinDriver开发了系统的Windows设备驱动程序 ,用DMA方式将图像数据由PCI总线传送至主机内存 ;用DirectDraw接口实现了对显示硬件的直接访问 ,从而实现图像的实时显示 .调试结果证明该系统性能良好 ,并己投入使用 。

高速PCI运动控制卡设计

利用PCI总线协议和双向 FIFO缓冲器，开发了一种高速运动控制卡，实现处理机与控制卡之间高速双向并行通信，介绍了其硬件结构和软件设计思想。利用Windriver开发了通信软件。

PCIe总线物理层弹性缓冲设计与实现

PCIe是在PCI总线的基础上提出的新一代总线和接口标准,它原来的名称为"3GIO",是由英特尔在2001年提出的。PCIe属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理、错误报告、端对端的可靠性传输、热插拔以及服务质量(QOS)等功能。PCIe作为高速串行数据总线以其众多的优点在计算机、通讯、航空航天等领域得到了广泛应用。为了实现稳定可靠的数据通讯,必须解决总线恢复时钟域数据和本地时钟域数据的同步问题,弹性缓冲区是实现PCIe总线接口数据同步机制的有效方法。文中根据PCIe协议要求,分析PCIe总线通信中时钟偏差的多种场景,设计了一款采用20位数据总线,读写时钟频率可达250 MHz的弹性缓冲,有效解决了PCIe总线通信中总线恢复时钟域与本地时钟域的数据同步问题。

高速图像采集系统中的SDRAM缓存模块设计

在数字视频图像采集及其实时显示系统中,由于前端传感器采集速度过快,一般与后端显示系统时钟不匹配,大量的数据需要先进行缓存再输入给后端的显示模块。针对以上问题,在研究SDRAM原理和时序的基础上,采用verilog语言,成功实现基于FPGA的SDRAM控制器设计,同时利用FIFO缓存数据很好地解决了前端数据采集和后端视频显示异步时钟域的数据交换问题,实现了SDRAM缓存数据的功能。论文详细介绍各模块的原理和实现方法,实验仿真及结果表明,设计实现的SDRAM双端口控制器,具有电路简单、工作可靠等优点,封装后可以应用在别的视频图像采集系统的项目中,可缩短开发周期。

医用电子内窥镜显示缓存系统及其FPGA实现

介绍了医用电子内窥镜的显示缓存系统的设计与实现，并主要论述了显示缓存的构成及其功能，及以ＦＰＧＡ（现场可编程门阵列）为核心的显示缓存管理及窗口控制．

基于DSP的扭矩-转速复合信号模拟器设计

介绍一种基于DSP的发动机控制器实物在回路仿真的扭矩-转速复合信号模拟器,其将扭矩-转速复合信号的一个周期信号分解为包含高-低-高-低4个时间段的2个脉冲,利用DSP的高速定时中断精确控制每个脉冲的高低电平切换时刻;通过对输出信号的精确测量,补偿因中断延迟造成的周期和相位的误差;通过串口中断接收模型计算机输出的扭矩-转速的特征参数,将其存储于定义的一种先进先出缓冲区结构体中,并在定时中断中对特征时间参数进行保护性更新。

异纤在线检测清除装置的设计

设计了一种异纤清除装置,不仅选用新型的照明光源和线阵CCD摄像机进行高速图像采集,还选用尤其适合复杂算法的数据处理芯片DM642进行异纤识别与定位.并且在FPGA内部设计了嵌入式缓冲FIFO,实现了与DM642进行无缝接口,解决了高速图像数据采集与实时数据处理的矛盾,提高了异纤识别率.该异纤清除装置现已成功应用于在某异纤清除项目中,异纤识别率在90%以上.