基于快速FIR算法的自适应滤波器的VLSI实现

[目的]自适应滤波器能根据优化算法来自动调整传递函数,是一种强大的自适应系统,在信号处理、通信、雷达、声呐、地震学、导航系统和生物医学工程等领域有着广泛应用。随着集成电路工艺技术的发展,电路功耗显得尤为重要,可提升收敛特性和吞吐率。[方法]本研究提出一种基于快速FIR算法的3并行延时LMS自适应滤波器的架构,设计一种新颖的硬件高效架构,用于并行自适应3条支路的权重更新。与传统滤波器结构相比,并行滤波器具有更高的吞吐率和更低的功耗。为提高自适应数字滤波器的收敛特性,从三条权值更新支路中选择一个具有更好系统性能的分支。采用细粒度的算术运算单元和重定时技术,能有效降低关键路径的延时。[结果]从ASIC综合结果可知,与现有最佳结构相比,本研究所提出的3并行9抽头滤波器架构的功耗降低近16%,面积延时积(ADP)降低近11%。[结论]本研究所提出的架构设计具有重要的实践指导意义。

全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现

该文在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了流水线技术和并行处理技术来提高滤波器的速度。在此基础上提出了基于快速FIR算法的结构,降低了并行的Farrow结构的复杂度。对该算法结构进行了仿真,并在FPGA上实现。分析结果表明,改进后的结构有更快的运行速度和更低的功耗。

高效2^n并行快速FIR算法及其实现方法

快速有限脉冲响应(FIR)算法(FFA)突破了传统并行FIR滤波器复杂度随并行度线性增加的局限性,效率大幅提高。然而目前缺少对高并行FFA通用算法和实现架构的研究。该文提出了高效2^n并行FFA,并给出了其通用算法形式与实现架构;同时讨论了对于非2^n并行FFA的实现架构。通过算法分析和硬件效率评估,本文算法及其实现架构在相同的并行度和性能条件下,比传统并行算法有显著改善,且随着并行度的增加,这种优势更加明显。该算法在高并行FIR滤波器的应用中有很大优势。

FPGA实现的FIR算法在汽车动态称重仪中的应用

介绍了用FPGA(现场可编程门陈列 )实现的FIR(有限冲击响应 )低通数字滤波器 ,把这种算法应用于汽车动态称重仪中并对算法结果做了分析。实践证明此算法用于动态称重具有良好的效果。

FPGA实现的FIR算法在汽车动态称重仪表中的应用

本文介绍了用FPGA实现的FIR算法,并对这种算法应用于汽车动态称重仪表中的结果做了分析。实践证明此算法用于动态称重具有良好的效果。

快速FIR算法

并行处理是一种有效的技术．因为它不仅能提高FIR滤波器的吞吐量．并降低能耗。然而传统块滤波器的实现随着并行度L的增加．其硬件成本也成线形增加。在许多设计情况下，这种硬件消耗是不允许的。因此需要比传统块FIR滤波器结构更少资源面积的并行FIR就更有优势。

基于CUDA平台的FIR滤波算法的设计与优化

针对目前基于普通DSP的FIR算法速度低、扩展性差的缺点,提出并实现基于CUDA平台实现的FIR滤波算法。由于在CUDA中程序可以直接操作数据而无需借助于图形系统的API,使开发者能够在GPU强大计算能力的基础上建立起一种效率更高的密集数据计算解决方案。该算法将CUDA用于FIR滤波器输入输出关系计算,采用矩阵乘法的并行运算技术,在GPU上建立并行滤波模型,并对算法进行了优化。实验结果表明,在Tesla C1060平台上,和传统的基于DSP的FIR滤波算法计算速度相比,基于CUDA平台计算FIR滤波算法时,其加速比可接近30,解决了传统基于DSP计算FIR滤波算法速度较慢、扩展性差的问题。

基于分布式算法的高阶FIR滤波器及其FPGA实现

随着FPGA技术的稳步提高,FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶FIR滤波器十分消耗FPGA硬件资源的问题,提出了一种采用基于位级联的多查找表分布式算法,并以一个32阶8位低通FIR滤波器为例,验证了所提出的方法。仿真结果表明,采用这种方法大大减少了FPGA硬件资源的耗费。

基于窗函数的FIR滤波器的设计

文章主要阐述了FIR算法的基本原理,推导了其中所有的重要公式,并且对几种窗函数做了比较,阐明了加窗函数对结果的影响。在这里还给出了实现FIR算法的结构图.介绍了几种常用滤波窗函数的特点,给出了包络图和幅度响应图。在分析了各种滤波之后,我们决定选用海明窗,并且给出了滤波效果图形.

外辐射源雷达实验系统中基于ADSP-TS101的数字脉冲压缩算法的改进

根据基于ADSP TS-101的外辐射源雷达实验系统中脉冲压缩算法的特点和处理器的结构特点,提出了一种可以提高脉冲压缩子系统性能的方法。本方法充分利用ADSP TS-101内部6Mb的存储空间,将脉压算法中的FIR运算分解为4组并行运算单元,再按照一定的方法将结果进行累加。因为充分利用了每一次传入片内的数据,避免了数据的重复传输,大大减少了ADSP TS101与片外存储空间的数据通信量,提高了运算效率。文中给出了基于ADSP TS101数字脉压算法的改进方法的程序流程图及效率分析。

基于FPGA-IP Core的64阶FIR滤波器的设计

在电子信息技术迅猛发展的当代,基于专用集成芯片的传统模拟开发模式已渐渐不能跟上无线电通信技术的前进脚步,宽带化和数字化成为时下电子技术的主流[1]。本设计充分利用FPGA的强大功能及有限冲击波响应线性相位的优势,在ISE软件环境下,通过Verilog HDL这款硬件描述语言来进行高速FIR数字滤波器的逻辑设计。仿真结果表明结果符合理论期望值,验证了此种优化的滤波器方法先进、工作速度快,更能大大地节省硬件资源,所以总体性能优于传统方式的FIR滤波器。

定点DSP实现高精度FIR数字滤波

研究在电力校表系统中应用定点DSP对交流电压、电流信号进行测量,因为是校准仪表,所以要求测量结果具有高精度和高稳定度;采用了高效的FIR滤波算法,并对FIR滤波算法进行了大量的补充和改进,使FIR滤波算法能够消除信号在外界干扰情况下形成的尖峰信号以及解决了信号的零漂问题,使得对交流电压、电流的测量准确、稳定,使测量结果精度在0 02%以内,达到了世界先进水平。

提高动态汽车衡称重精度的算法设计与实现

为了提高动态汽车衡的称重精度,采用有限冲击响应(FIR)数字滤波算法滤除车辆动态称重过程中产生的随机干扰噪声。鉴于称重信号的信噪比较低和干扰噪声的复杂性,对基本算法进行了改进和优化,基于ARM微控制器平台实现了这一算法。通过对应用该算法的动态汽车衡的称重结果的分析,证明此算法对于提高动态称重精度具有良好的效果。

信号检测系统中预处理滤波算法的研究

针对信号检测系统中原始信号采集后的预处理滤波问题,分别采用FIR滤波算法和LMS滤波算法对该问题加以分析和讨论。通过功率谱密度、小波能量系数分析评价体系,验证了预加重信号在能量谱提升方面起到的作用,同时得出LMS滤波算法在信号预处理方面优于FIR滤波算法的结论。最后将该预处理滤波算法信号检测系统应用于整体传感器信号的测试检测中,该实验取得了较好的效果。

数字信号处理器实现FIR滤波的教学讨论

本文以教学中的典型性芯片C5000系列为主,以FIR滤波算法为例,讨论数字信号处理器教学过程中,结合芯片特点以及芯片的处理算法来推进教学的方法及经验。文章分为滤波算法介绍、C语言实现两个个部分。

基于DSP5410与TLC320AD50C的实时音频信号处理研究

介绍一种高保真的音频信号处理系统,给出了前端音频信号调理电路设计,实现了DSP芯片TMS320VC5410与语音转换芯片TLC320AD50C的硬件接口设计,并通过FIR算法实现了对音频信号的处理。测试结果表明,此音频处理系统达到预期要求。

基于DSP的磁致伸缩液位传感器的设计

基于当前国产磁致伸缩材料的前提,结合传统的设计方法,并且针对本课题前期完成的大量基础试验所发现的影响磁致伸缩液位传感器测量精度的因素,提出了采用数字信号处理技术提高测量精度的设计思路及方法。提高了国内磁致伸缩液位传感器测量精度,以满足多种工业液位参数的测量要求,结果表明本设计方法相比传统的设计方法测量精度有了较大的提高。

基于DSP的磁致伸缩液位传感器

针对影响磁致伸缩液位传感器测量精度的原因,介绍了一种基于DSP的磁致伸缩液位传感器的设计方法,并从硬件和软件方面进行了论述。硬件方面,采用DSP TMS320F2812为微处理器,包括激励脉冲电路、放大电路、液晶显示电路和串口通信电路等;软件方面,结合FIR滤波算法,提出一种新的磁致伸缩传感器检测液位方法——全波采样法。该算法通过提供特征点,有效避免了传统硬件滤波电路和检测电路带来的测量误差。液位测量实验证明,系统方案设计合理,测量数据精度较高,很好地满足了实际测量要求。

高速低复杂度并行盲均衡的研究与FPGA实现

针对高速解调系统中由多径效应、射频器件和模数转换(ADC)的带内幅度相位的不一致性以及定时采样时刻的偏差等所引起码间串扰问题,提出了一种基于恒模算法(CMA)的低复杂度并行盲均衡实现结构,该结构运用弛豫超前变换技术以及快速FIR算法(FFA),在符号速率远高于FPGA时钟频率的情况下,通过运用低复杂度的流水线并行结构,以较少的硬件开销,满足盲均衡最大化数据吞吐量的要求.将本架构在Xilinx XC7VX690T硬件平台上实现,并应用于600 Ms/s符号速率的高速解调系统中,极大地提高了信号的质量,从而验证了本算法的可行性和高效性.

面向USB PD3.0协议的新型BMC解码电路设计

针对USB PD3.0(Universal Serial Bus Power Delivery)协议中的传统BMC(Biphase Mark Coding)解码所存在的功耗高、面积大、抗干扰性差等缺点,提出了具有自动校正功能的低功耗、面积小、鲁棒性强的新型解码系统。该系统充分利用了FIR(Finite Impulse Response)滤波算法和滑动平均滤波算法的优点,使之更好地服务于该解码系统,此外,该系统还增加了信号监控功能。为验证该系统的可靠性,在Synopsys公司的DC开发平台下,采用Verilog语言描述该系统电路并进行仿真验证。实验结果表明,在同等情况下,该系统与传统解码电路相比,鲁棒性明显增强,同时面积降低了2.19%,功耗降低了2.06%,充分体现低功耗、面积小、抗干扰能力强等优点。该系统为提高USB PD快速充电芯片设计的可靠性、实用性奠定了理论基础,并且提高了USB PD3.0的充电效率。