NOVEL HIGH-SPEED FPGA-BASED FFT PROCESSOR

A novel architecture for computing the fast Fourier transform ( FFT ) on programmable devices is presented.To improve the system operation speed , a hybrid parallel FFT algorithm is used.Results indicate that the use of an 8×8parallel structure for realizing the 64-point FFT leads to a 8times higher processing speed compared with its counterparts employing other series of techniques.

基于IP核的FPGA FFT算法模块的设计与实现

介绍了一种基于IP核的FFT算法的设计与实现方法。FFT IP核允许设置不同的计算参数与结构,可以方便灵活地实现FFT算法。详细分析了FFT IP核的各个参数的意义。研究结果表明,应用FFT IP核能够设计出符合不同性能要求的高性能的傅里叶变换处理模块,缩短开发周期,节约成本。

基-2 FFT处理器的FPGA实现

针对当前数字信号处理领域对快速傅里叶变换应用的广泛需求,在对算法原理分析的基础上,给出了8点基-2按时间抽选FFT处理器的实现方案;并综合Xilinx xc3s1500系列芯片,通过Modelsim SE6.0对程序进行仿真。实验结果表明,该处理器功能实现正确,并且具有较高的运算速度和精度。

基于多相滤波结构的Zoom FFT及其FPGA实现

针对传统Zoom FFT算法运算量大、处理速度低的缺点,本文提出了一种适合于FPGA芯片实现Zoom FFT算法的结构,对这种结构进行了设计并用FPGA实现了该结构。在硬件实现时,改进了传统的多相滤波器的硬件实现方法,并将改进的多相滤波器和DDS技术应用到Zoom FFT的设计中。设计实例和硬件测试结果表明,这种结构与传统的Zoom FFT实现方法相比,占用FPGA资源少,处理速度快。

基于CORDIC旋转器的基-3 FFT算法高效设计

设计出一种可以用于FPGA高效实现的基-3 FFT算法,采用改进的三端前馈延迟转换器结构,优化了延迟和运算过程。针对蝶形运算中复数乘法器占据大量内存的问题,引入了CORDIC旋转器实现输入与旋转因子相乘的运算,可以降低乘法运算的复杂度,该CORDIC旋转器采用改进的高基CORDIC算法,解决了传统的CORDIC算法迭代次数多、延迟大的问题,从而达到高吞吐率要求。该基-3 FFT算法以寻址变序、流水处理的方式,可以满足最高运行频率为404 MHz的FFT处理要求。与基于传统复数乘法器的基-3 FFT算法相比,基于CORDIC旋转器的基-3 FFT算法使功耗平均减少了22%,使总延迟平均减少了29%。

一种可参数化快速FNT的FPGA实现

讨论了一种基于FPGA的快速FNT算法的实现方案,同时对FNT算法的应用进行了初步的探讨。设计采用与FFT算法中类似的基4时序抽取方法,采用双端口内置RAM及数据串入串出的流水线工作方式。本设计可通过调配参数实现64点及256点的FNT变换,并可同时并行完成两组FNT变换。已经成功应用于数字签名算法中GF(p)域多项式模乘的实现,并使用Xilinx公司Virtex2系列xc2v1000器件下载验证通过了64点的FNT变换。

基于FPGA的R-64 FFT处理器的实现

快速傅里叶变换(FFT)处理器是大多数数字信号处理和数字通信系统的关键部件。文章实现了一种4 k(4 096)点改进的R-64(基-64)FFT处理器,相对于其他R-4的流水线结构,具有占用资源更少、控制更简单等特点。该FFT处理器采用浮点数制流水线结构,能够连续处理输入数据,对R-4处理单元的改进减少了62.5%的复数加法器;该FFT处理器基于FPGA的系统时钟能够达到89 MHz,数据吞吐量为4 096 point/46μs。

基于FPGA的基-4 FFT算法的硬件实现

针对高速数字信号处理的要求,提出用FPGA实现基-4FFT算法,并对其整体结构、蝶形单元进行了分析.采用蝶算单元输入并行结构和同址运算,能同时提供蝶形运算所需的4个操作数,具有最大的数据并行性,能提高处理速度;按照旋转因子存放规则,蝶形运算所需的3个旋转因子地址相同,且寻址方式简单;输出采取与输入相似的存储器;运算单元同时采用3个乘法的复数运算算法来实现.

基于分布式结构的Zoom FFT及其FPGA实现

复调制Zoom FFT算法在导弹精确制导、防撞雷达等领域有着广泛的需求,是谱估计理论中的关键技术之一。针对传统Zoom FFT算法运算量大、处理速度低和占用资源大的缺点,提出了一种适合于FPGA实现的Zoom FFT算法结构,该结构利用分布式算法实现抗混叠滤波、利用DDS技术实现数控本振信号的产生、利用基-4蝶形算法实现FFT变换,并对该算法结构用硬件描述语言进行了设计、封装。算法仿真和硬件测试结果表明,基于分布式滤波结构构造的Zoom FFT模块,其细化谱分析的精度高、处理速度快和占用资源少,且参数化设计,能够实现真正意义上的实时谱分析,特别适合于离散密集频谱的细化分析与校正。

Actel基于Flash架构的FPGA讲座(22) 基于Actel FPGA的CoreFFT应用

CoreFFT是Actel公司提供的基于Actel FPGA结构优化的微秒级FFT运算软核，为客户提供功能强大和高效的DSP解决方案。CoreFFT应用于Actel以Flash和反熔丝技术为基础的现场可编程门阵列（FPGA）器件，专为讲求高可靠性的应用场合而设计，如雷达、地面和高空通信、声学、石油和医疗信号处理等，应用于需要耐受高温并对固件错误和辐射有免疫能力的场合。CoreFFT可生成专为Actel FPGA而优化的软核，进行FFT变换，将信号从时域转移至频域，从而分析信号的频谱构成。

基于Xilinx FPGA的电力谐波检测的设计

凭借FPGA可并行计算的优势,FPGA已成为实现DSP的主流平台之一。Xilinx公司推出了专门针对实现DSP的设计软件——System Generator。本文采用该软件,提出了一种针对Xilinx FPGA实现谐波检测的模块化的设计方法,并在Spartan3A DSP开发平台上进行了硬件联合仿真验证。

基于FPGA彩色图像自适应巴特沃斯滤波器及其应用

传统巴特沃斯滤波器无法对不同图像自适应调整截止频率。针对此问题,提出频率自适应二维巴特沃斯滤波器,通过高频能量在图像总能量中所占比值,自适应地调整截止频率。所采用色彩空间为色相饱和度(Hue Saturation Intensity,HSI),数据格式由浮点数取代定点数,实现高速、高精度的2D-快速傅里叶变换(Fast Fourier Transform,FFT)和2D-快速傅里叶逆变换(Inverse Fast Fourier Transform,IFFT)。深度考虑Xilinx 7系列现场可编辑门阵列(Field Programmable Gate Array,FPGA)硬件底层结构,在xc7a100tfgg484-3芯片上实现该滤波器,并在此基础上实现图像细节增强,增强后图像色彩无明显失真,图像细节更为丰富。经硬件仿真测试,分辨率为512×512的图像完成一次2D-FFT所需时间为6548.892μs,与软件计算频谱结构相似度高达99.9998%。整个设计在资源、功耗和性能之间进行了权衡。

基于FPGA的多相频域脉冲压缩实现方法

随着高速ADC器件的发展及雷达系统性能需求,宽带线性调频信号在雷达系统中取得广泛应用。高速采样使得频域脉冲压缩点数增大,增加了处理延时与工程实现难度。FPGA接收ADC采样的宽带信号为时域抽取的多相分量的形式,采用多相的方法实现基于时域抽取与频域抽取的二维FFT与IFFT,能够节省FPGA存储资源,降低脉冲压缩的处理延时。

基于FPGA的5G物理层LowPHY设计

在对5G O-RAN架构及物理层功能研究的基础上,设计实现了基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的5G物理层LowPHY功能模块。通过对5G物理层LowPHY的功能进行分析,制定了总体设计方案,将功能模块划分为上行LowPHY模块、下行LowPHY模块及物理随机接入信道(Physical Random Access Channel,PRACH)LowPHY模块。针对LowPHY数据处理量大的特点,选用在数据处理方面具备高性能、低时延、低功耗优势的FPGA器件来实现。将设计的LowPHY功能模块与其他模块集成为O-RU单元,在5G NR系统中进行测试验证,测试结果表明本设计满足了项目需求,实现了设计目标。

高速采集电路中1024点FFT算法的研究与实现

作为数字信号处理的核心技术之一,快速傅里叶变换(FFT)使离散傅里叶变换(DFT)的运算时间缩短了几个数量级。因此,对FFT检测算法及其实现方法的研究具有很强的理论和实现意义。本文创新性地提出了基于FPGA的1024点FFT检测算法,并且给出该检测算法实现的仿真过程以及与常用FFT检测算法的对比分析。结果证明基于FPGA的1024点FFT检测算法与Matlab计算结果一致,并且十级流水线架构增加了数据吞吐量,降低了在FPGA上综合编译的难度。

高速基2FFT处理器的结构设计与FPGA实现

本文研究了采用AISC来实现高速实时基2FFT处理器的设计方案。在实现中采用了单基2定点内核,设计了防溢出控制结构,在不增加系统延时的基础上,提高了运算精度。设计了对称乒乓RAM结构,在保证蝶形运算核的占用率的条件下,提高了该FFT处理器的连续运算能力。将RAM集成在FFT处理器内部,提高了使用的灵活性。本文所设计的FFT具有可配置特性,可根据需要计算2的幂次方的FFT。256点的FFT运算只需1072个时钟周期,在VertexII-xc2v1000上综合实现,频率可达112.007MHz,完成整个256点的FFT运算仅需9.57μs。

用FPGA实现浮点FFT处理器的研究

针对定点FFT处理器精度不高的缺点,提出了浮点格式FFT处理器的FPGA硬件实现方案。详细阐述了FFT处理器的自定制浮点格式确定、算法选择和浮点加法实现等关键技术。该处理器已投入使用,工作性能稳定,系统时钟80MHz,完成1024点FFT IFFT运算只需64μs,误差小于-80dB。

基于FPGA的FFT处理器的设计与仿真

针对电网存在较大谐波误差和不对称误差的情况,运用频域FFT算法,设计实现了电力实时参数监测用FFT处理器.处理器采用按频率抽取的基-2算法,分级流水线以及定点运算结构,由6个功能模块组成.整个设计基于Verilog HDL语言进行模块化设计,采用FPGA作为逻辑控制器,并运用QuartusⅡ工具进行了综合仿真.仿真结果表明处理器达到了高精度电力参数监测的要求,对电网谐波分析与经济运行具有实用价值.

基于FPGA的FFT处理器设计与实现

针对所设计数字谐波分析仪中速度和实现成本的瓶颈,提出一种基于FPGA的高速FFT处理器设计方法,并用CycloneII系列FPGAEP2C35F672C6芯片实现了处理器。处理器采用按时间抽取基4算法,使用改进的CORDIC流水线结构设计蝶形运算单元,同时采用双端口RAM存储结构,整体基于VHDL语言进行模块化设计,经过仿真和硬件测试,结果与MATLAB计算结果相比较验证了设计的正确性。当系统工作频率为90MHz时,完成1024点输入为12位复数的FFT需要45.6μs,满足所设计的数字频谱分析仪系统实时性要求,解决了系统实时性和资源占用的矛盾。同时该处理器是在不使用IP核的前提下开发的,降低了实现成本。

基于FPGA的大点数FFT算法研究

由于高速实时信号处理对大点数FFT的需要,很多设计都采用将大点数的一维序列转化为矩阵的二维FFT方法来满足这一点,有的方法甚至将二维FFT的结果继续二维处理从而只要处理更短的FFT序列,然而这样一来使得控制部分的逻辑变得非常复杂,很不利于FPGA的有效实现。本文提出在一次二维处理后即采用并行处理的思想,同样使得只要处理较短的FFT序列即可,不仅提高了资源利用率而且方便实现,从而使得设计者方便地在资源和处理速度之间取舍。