基于ARM架构的边缘计算服务器关键平台研究

针对现有边缘计算基础网关服务器既不具备安全、稳定、可靠与通用性强等特点,又无法支持边缘计算场景的计算任务等问题,文中首次在基于ARM架构的鲲鹏920芯片的长虹天宫边缘计算服务器TG225B1上,设计并实现了适用于边缘计算场景的iBMC软硬件架构。该架构采用ARM国产化硬件底座,支持边缘网关硬件管理,实现工控多协议的自适应交互框架。对符合性、功能、性能、易用性、维护性、可靠性、兼容性等指标进行测试,表明iBMC架构能较好满足边缘计算服务器的需求。

基于ARM架构柔性直流控制保护系统的低链路延时优化设计

基于进阶精简指令集机器(ARM)架构多核处理器芯片设计了柔性直流控制保护系统新一代平台,提出适用于柔性直流输电的4层控制系统通用架构,给出新平台控制保护主机配置方案及功能配置原则。建立换流器高频阻抗简化模型,推导得到负阻尼频率与控制链路延时的数学关系。分析柔性直流控制系统的链路延时构成,提出一种链路复用的在线延时测试方法;基于多核架构与高速接口,研究控制系统的低延时优化方案。最后,在基于实际工程参数的实时仿真系统中,对ARM架构新平台开展了功能和性能测试,并验证了低延时优化方案的有效性。

一种基于FPGA的SVPWM硬件架构及其计算速度优化

为了提高七段式两电平SVPWM算法的调制速度并减少逻辑资源的使用量,提出了一种基于FPGA的SVPWM硬件架构。在该硬件架构输入参考电压后,首先,进行基于Clarke逆变换的坐标变换,通过一系列加法运算构建出含有三相占空比的3组中间变量,同时通过2个异或运算从上述硬件布线中得到简化后的2 bit扇区判断条件;然后,根据简化后的2 bit扇区判断条件从以上3组中间变量中筛选出三相占空比,并进行钳位保护,按照自然采样法输出PWM。以上过程形成一个整体,在FPGA中只需3次触发,便能在2个时钟周期内完成从参考电压输入到三相PWM输出的整个过程,有效提高了计算速度。此外,还给出了该硬件架构在不同的FPGA平台下的资源使用情况,与其他方法相比,LUT使用量由至少500个缩减至300个左右,逻辑资源使用量降低。通过仿真与实物试验,验证了所提硬件架构的有效性。

基于FPGA+ARM的异构列车数据交互系统

本文设计并实现了基于FPGA的主机与ARM端的数据通信接口。其中,FPGA实现了与主机交互的PCIe接口功能以及与ARM交互的FMC接口功能。本文完成了PCIe接口和FMC接口传输性能测试,同时也进行了主机与ARM的数据回环测试。测试结果表明,本文设计满足了整体的系统设计指标要求,其中PCIe1.0接口速率可达820 MB/s。

基于国产ARM架构CPU的导航卫星精密定轨解算效率优化方法

以国产飞腾CPU为例,讨论在国产ARM架构CPU基础上的导航卫星精密定轨解算效率优化方法。基于导航卫星精密定轨解算流程中钟差约化和法方程求逆耗时较多,分别利用多线程和OpenBlas对上述2个过程进行优化。结果表明,优化后解算效率大幅提升。钟差约化方面,采用100个测站32颗导航卫星进行解算时,原始单历元平均耗时1.105 s,优化后为0.188 s;法方程求逆方面,原始求逆平均耗时2 264 s,优化后仅需78 s。

基于ARM+FPGA的图像采集与存储系统设计

针对传统图像在采集传输速度慢,图像处理功耗高的问题,文中提出一种基于ARM+FPGA的图像采集与存储系统,将采集的图像数据输入到FPGA中,利用FPGA并行数据处理方式,提高其传输速度,再利用AXI总线与ARM进行数据间的高速交互,ARM对数据进行处理,FPGA进行加速。对数据的采集与处理分布进行,有效提升转换速率,降低系统功耗,最后将图像存储到SD卡中,验证了ARM+FPGA平台在图像采集、处理与存储的有效性和准确性。

基于FPGA+ARM的中子临界报警仪研制

为适应反应堆、核电厂、乏燃料后处理厂以及核材料储运等场所对临界事故的监测需求,设计了基于FPGA+ARM的新型中子临界报警仪。该中子临界报警仪主要由探测装置、处理显示单元和声光报警监控平台组成。性能测试表明,该中子临界报警仪可对1mSv·h^(-1)的当量剂量率辐射水平,最短持续时间1ms的快辐射事件做出有效报警响应,报警响应时间小于10ms。该中子临界报警仪满足设计要求,可用于存在核临界事故风险的场所中对临界事故的监测及报警。

基于ARM+FPGA实现多种类型接口数据传输的设计方法

【目的】天线实时角度测量设备与天线的控制单元、环形器、信号处理、模拟器等多个外部设备之间存在多种类型的数据传输接口,为满足这些接口在互不干扰的情况下,并行完成高速、准确、无延时的数据传输。【方法】硬件电路采用ARM+FPGA架构,以总线方式将ARM与FPGA通过地址线、数据线、读/写允许、片选、中断信号等管脚接口逻辑连接。由ARM处理器实现主控制程序,通过Keil软件开发,C语言设计。FPGA使用QuartusⅡ开发环境,VHDL语言设计,采用状态机和FIFO技术实现时序、数据、信号输出的设计。【结果】该方法不仅满足了多种类型数据接口并行传输的高速率、实时性要求,而且具有可扩展性。【结论】该方法已经在测控产品中应用,效果显著。

基于FPGA和多核DSP的雷达信号处理架构的分析

本文针对目前雷达信号处理的应用需求,结合雷达系统的硬件结构和运算处理特点,提出了一种基于FPGA和多核DSP的信号处理架构。该架构采用FPGA作为高速数据缓冲器,同时以多核DSP为核心组成信号处理系统,并利用FPGA的内部结构设计了信号处理系统的底层拓扑结构。实验结果表明,基于此架构设计的信号处理系统可以满足雷达系统对实时性和精度要求,同时可为后续更多算法和更复杂算法的实现提供硬件平台支撑。同时,该架构也可应用于其他高速数据传输、大容量数据存储等场合,具有重要的工程实践价值。

基于ARM+FPGA架构的安全数字量输入输出信号系统设计

采用ARM+FPGA架构方案,构建安全数字量输入/输出系统的设计,能够高效、实时、准确地处理安全输入/输出信号,其设计思想是对输入信号进行安全编码,且生成唯一预期的编码,并对其进行故障检测;对输出信号进行安全编码码序的匹配输出,并回读状态反馈信号,判断是否异常;通过安全性和故障防御分析,该设计在铁路产品的应用中通过采用56位编码的码序,危险失效率均能满足安全认证标准中安全完整性等级四级SIL4的要求。

基于ARM+FPGA架构的嵌入式数控雕刻系统的设计

针对数控雕刻机,设计了ARM+FPGA架构的硬件平台和基于μC/OS-Ⅱ实时操作系统的软件平台。ARM微处理器具有高速的运算能力,且FPGA拥有非常强大的逻辑处理能力,使系统的外围接口器件大幅减少并降低了设计复杂度。采用μC/OS-Ⅱ嵌入式实时操作系统作为软件开发平台,使系统很好地进行多任务处理,保证了雕刻机运动控制的实时性、稳定性,满足了高速高精加工的要求,同时具有良好的人机界面。

基于FPGA+ARM的位置双反馈数据采集装置设计

为实现精密运动平台定位的双回路控制,解决位置双反馈采样不同步的问题,基于FPGA设计了软硬件解码模块和上位机,实现对电机编码器多摩川协议和平台光栅尺BISS协议同步读取,并通过FMC总线将数据传输至ARM,数据统一单位后再由上位机显示平台位移。实验表明:该采集装置能够快速准确地同步采集数据,能在上位机实时显示位移,具有良好的可移植性和拓展性。

基于DSP+ARM+FPGA架构的风机振动数据采集系统设计与应用

作为风机机械部分关键部件之一,主传动链发生机械故障频率较高,因此降低了风场效益。采集主传动链振动信息进行实时监测与故障预警分析,可全面了解机组运行状况,从而制定合理的检修计划。提出一种以DSP+ARM+FPGA为处理器架构的振动数据采集系统,硬件系统主要由CPU、采集电路、通信电路及供电电路构成。基于嵌入式SYS/BIOS及Linux系统的软件平台,实现多通道信号同步采集、本地运算与文件上传等功能,解决了传统采集器无法进行多通道、大数据量采集与上传的难题。所设计的样机经实际风场工程现场验证,可有效采集原始振动信号并进行特征值提取、可靠上传,通过对采集的数据进行分析完成齿轮箱的故障诊断。

基于FPGA+ARM的太赫兹成像最小控制系统设计

为实现太赫兹焦平面实时成像及小型电子学相机前期研制,设计了一种基于FPGA和ARM异构架构的太赫兹成像最小控制系统。系统采用赛灵思推出的xc7z020clg400-2芯片作为控制核心,使用基于AlGaN/GaN高电子迁移率晶体管(High-Electron-Mobility Transistor,HEMT)的340 GHz频段的32×32太赫兹探测器阵列,实现了ROIC读出电路时序控制、高速ADS8422控制、数据乒乓缓冲写入DDR并发送至上位机,最终进行软硬件联调。实验结果表明,控制系统能够实现太赫兹全像元、单像元、行和列扫描实时成像,帧频达到47.3 Hz,有效数据传输速率稳定在0.775 Mbit/s,而且FPGA和ARM异构可缩短开发周期、节省资源,使系统灵活性和集成度更高。

基于ARM+FPGA的永磁无刷直流电机控制智能方法

永磁无刷直流电机具有效率高、易维护等特点,目前广泛应用于电动汽车、航空、船舶等行业。由于该种电机存在着转矩波动大等不足,为提升其控制性能,从控制平台改进与控制算法优化两个方向开展研究。首先,研究并设计了基于ARM+FPGA的电机控制硬件平台,使用AXI高速数据交互协议,解决了传统电机控制平台中延时较大、算法能力有限的问题;然后,使用基于径向基神经网络的磁场定向控制智能算法实现了对电机的精确控制;最后,通过仿真和实验与磁场定向控制方案进行了对比,结果表明:采用基于ARM+FPGA的永磁无刷直流电机控制智能方法,其调节时间平均缩短了3.22 ms,超调量平均降低了4.35%,提高了BLDC控制精度和运行性能。

一种ARM+DSP协作架构的FPGA验证实现

介绍了以ARM+DSP体系结构为基础的FPGA实现。在其上验证应用算法,实现了由ARM负责对整个程序的控制,由DSP负责对整个程序的计算,最大程度地同时发挥了ARM和DSP的各自优势。

基于FPGA和ARM的中子能谱测量系统设计

针对多球中子谱仪不便于携带、测量时间长、操作过程复杂等问题,设计了基于FPGA和ARM的单球中子谱仪。将6Li玻璃闪烁体和硅光电倍增管(SiPM)耦合制成热中子探测器,采用互阻放大电路对信号进行转换,经过放大、整形、采集和处理,得到各探测器计数值,用于计算中子能谱。实验结果表明:探测单元设计合理,能够有效实现中子信号向电压信号的转换,输出信号脉冲幅度为-2.80 V,脉冲宽度为325 ns;电子学系统软硬件稳定可靠,采集计数的漏计数率低于1%。

基于Linux+ARM和FPGA的高速数据采集存储系统设计及实现

为了满足大量数据对于数据采集与存储系统的各项性能如采样频率、存储容量、数据处理和读写速度等提出的更高要求,设计了一套通用的高速数据采集与存储系统。以移植了Linux的ARM为控制核心,以FPGA作为数据获取接口,以TF卡作为存储介质,以USB作为数据输出接口,以以太网作为与上位机的通信接口,完成对大量数字信号的数据采集、存储、显示和传输功能,该系统已应用在多型管道智能内检测机器人上。

ARM+FPGA架构的北斗导航接收机电源管理设计

电源在导航接收机中起着极其重要的作用。在研究导航接收机工作原理的基础上,提出了一种基于ARM+FPGA架构的导航接收机的电源设计方案。该方案以ARM+FPGA的导航接收机的电源需求为基础,结合ARM CortexA8AM3354和FPGA Virtex-6 365T的供电特点和供电需求,设计出适合此导航接收机系统的电源方案。实践证明此方案是可行的,能够达到该导航接收机的各项电压指标,且测试结果在允许的误差范围之内。

基于ARM+FPGA架构的三维图形加速系统

本文使用基于ARM920T内核S3C2410处理器和CycloneⅡ系列的FPGA,设计了一个具有三维图形硬件加速能力的嵌入式图形系统。经验证,系统能够正确绘制三维图形,满足实时显示的要求。